用于从 FPGA 接收 UDP 包的 Python 套接字
我正在尝试用 python 读取 UDP 包，这些包是从 FPGA 发送的。我在wireshark中看到了这些包，它们看起来不错。然而，当我使用这个简单的脚本时，Python…
寻找微型可编程 FPGA +机器
我正在寻找 FPGA + 机器。 它应该是入门级定价（例如不超过 200 美元）。 编辑：我想制作一个 ASM 图表并对 FPGA 进行编程，使其按照我在图表中指定的…
您是否应该删除 Verilog 或 VHDL 设计中的所有警告？为什么或为什么不呢？
在（常规）软件中，我曾在使用 gcc 选项 -Wall 来显示所有警告的公司工作。然后他们需要被处理。对于 Verilog 或 VHDL 中的重要 FPGA/ASIC 设计，通常…
Verilog 代码在 FPGA 上进行模拟但未按预期运行
我对我的代码进行了行为模拟，效果非常好。结果正如预测的那样。当我综合代码并将其上传到 spartan 3e FPGA 并尝试使用 Chipscope 进行分析时，结果与…
verilog modelsim FPGA
很抱歉提出新问题。 我正在尝试学习FPGA编程。 在我花 1000 美元购买 FPGA 板之前： 如果我只想学习 Verilog，我可以完全在 Modelsim 中运行它吗？ （…
fpga：选择 c++对 FPGA 进行编程
我经常从电气工程师那里听到，C 用于 fpga 工作。 那么 C++ 呢？使用 C++ 有什么缺点吗？我认为 C++ 比 C 更能满足硬件编程时所需的并行性，不是吗？ …
FPGA 编程以及 IP 核许可如何运作？
Closed. This question needs to be more focused. It is not currently accepting answers. 想要改进这个问题吗？通过编辑这篇文章来更新问题，使其…
具有 Verilog 或 VHDL 逻辑（芯片）设计测试驱动开发 (TDD) 经验
我在网上查看过，讨论/示例似乎是针对传统软件开发的。由于Verilog 和VHDL（用于芯片设计，例如FPGA 和ASIC）与软件开发C 和C++ 类似，因此这似乎是有…
用于 Verilog 或 SystemVerilog 的 TAP（测试任何协议）模块
Verilog 是否有 TAP（Test Anything Protocol）实现？那就太好了，因为这样我就可以使用证明来自动检查我的结果。 更新： 10/9/09：有人问为什么不使…
