Xilinx ISE 块 RAM 推理的稳健性
我对 Xilinx ISE block ram 推理的鲁棒性有疑问。 我的机器上没有安装 xilinx ise（今天），但我通常使用专用编码完美地推断 block ram，基本上依赖于…
在哪里可以找到 ModelSim 错误代码的明确列表？
我正在通过 ModelSim 运行一些 VHDL。每个错误和警告都有自己的错误代码（如下所示：(vcom-1292) 在带有未知方向前缀的切片中指定切片范围方向“downt…
在哪里强制 xilinx ISE 使用 block-ram？
我合成了一个小设备来测试块内存推理。 我收到 XST 发来的消息： 小内存将是 在 LUT 上实施，以便 最大化性能并节省块 内存资源。如果你想强行 它在块…
可以购买哪些 FPGA（现场可编程门阵列）在家中进行实验？
Closed. This question does not meet Stack Overflow guidelines. It is not currently accepting answers. 要求我们推荐或查找工具、库或最喜欢的…
将图像从 PC 读取到 FPGA 并返回
我需要从PC读取一个小图像（tif格式）到FPGA套件（ALTERA DE2-70）进行处理，然后将其写回PC。我不知道如何在 Verilog 中做到这一点？ 可以用C实现吗…
添加 std_logic_vectors 时出错
我想要一个添加两个 std_logic_vector 的简单模块。但是，当使用代码时 下面的 + 运算符不会合成。 library IEEE; use IEEE.std_logic_1164.all; use …
寻找IP模块的库声明
我想在自己的设计中使用 ICAP 控制器的 Xilinx 硬件模块。 该模块使用以下库： library hwicap_v5_00_a; use hwicap_v5_00_a.all; 我在目录及其子目录…
