Simulink 中网表生成期间出错
我试图从 simulink 中的简单模型生成网表。我可以运行模拟（使用 sysgen）。 当我尝试创建网表时，它会抛出错误： ” * 错误 * 网表期间发生错误 一代…
Simulink 中并行转串行模块的问题
我正在尝试将从 DQPSK 解调器（类型：UFix2_0）发出的输入字转换为串行流。 因此，我在 Simulink 中使用 Xilinx 库的并行转串行模块。 但我无法使用该…
如何减少逻辑元件的数量
我正在尝试减少 vhdl 代码中逻辑元素的数量。我正在使用 quartus II 对 Altera DE2 FPGA 进行编程。有人可以就我如何做到这一点提供一些建议吗？ 谢谢…
与 Digilent Atlys 板的串行通信
我有一个 Atlys 板 http://www.digilentinc.com /Products/Detail.cfm?NavPath=2,400,836&Prod=ATLYS 上带有 Spartan6 FPGA。 我想通过 EXAR 的板载 U…
Simulink中如何获取一个数的最大值？
我正在构建一个模型，需要找到一组 8 个信号中的最大值，并找到最大值的索引。 如何在 Simulink（Xilinx 库）中构建这样的模型？ 我猜测比较块后面跟…
在 Simulink 中配置 CORDIC ATAN 模块
我在 Simulink 中使用 CORDIC ATAN 块。我正在使用这个块来计算相位差。 这是我正在使用的模型的一部分： 我将输入 a 和 b 指定为 0，并且我期望得到 …
Xilinx Simulink 中的时序信号理解
我在理解 Simulink（Xilink 库）中定时信号的概念时遇到一些困难。 我将用一个例子来解释， 假设你有一个串行比特流，并且你想取奇数位和偶数位的和，…
无法推断寄存器... at ...，因为它在时钟边沿之外不保存其值
这肯定是刚接触 VHDL 的人最常见的问题，但我不明白我在这里做错了什么！这似乎符合我在正确的状态机设计中看到的所有习惯用法。我正在 Altera Quartu…
Xilinx Simulink 中信号的正弦
我正在实现 DQPSK 调制器和解调器。我想在 Simulink 中计算 exp(1j*Phase) 。 我怎样才能实现这样的模型？ 以下是模型中用于计算相位的部分： 顺便说…
