无法实现简单的 ALU
我有一个用 Verilog 描述的基本 8 位 ALU。我正在尝试实现该设计，但收到错误消息： ERROR:NgdBuild:809 - output pad net 'quotient<1>'有非法负…
明确定义如何在 Xilinx XST 工具中使用 LUT 和切片？
我正在尝试实现 LUT 和切片的一些非常具体的行为，这些行为是用 VHDL 编写的，用于使用 XST 工具综合的 Xilinx Virtex 5 FPGA。我不知道我是否可以通…
在 Verilog 中驱动双向线路
这个问题可能不会得到很好的解释，那是因为我不太明白我的设计中发生了什么。 我需要使用 I2C 通信总线与相机 (Terasic D5M) 通信，因此我尝试使用 Ve…
Xilinx ISE 块 RAM 推理的稳健性
我对 Xilinx ISE block ram 推理的鲁棒性有疑问。 我的机器上没有安装 xilinx ise（今天），但我通常使用专用编码完美地推断 block ram，基本上依赖于…
在哪里可以找到 ModelSim 错误代码的明确列表？
我正在通过 ModelSim 运行一些 VHDL。每个错误和警告都有自己的错误代码（如下所示：(vcom-1292) 在带有未知方向前缀的切片中指定切片范围方向“downt…
在哪里强制 xilinx ISE 使用 block-ram？
我合成了一个小设备来测试块内存推理。 我收到 XST 发来的消息： 小内存将是 在 LUT 上实施，以便 最大化性能并节省块 内存资源。如果你想强行 它在块…
可以购买哪些 FPGA（现场可编程门阵列）在家中进行实验？
Closed. This question does not meet Stack Overflow guidelines. It is not currently accepting answers. 要求我们推荐或查找工具、库或最喜欢的…
将图像从 PC 读取到 FPGA 并返回
我需要从PC读取一个小图像（tif格式）到FPGA套件（ALTERA DE2-70）进行处理，然后将其写回PC。我不知道如何在 Verilog 中做到这一点？ 可以用C实现吗…
