VHDL BCD 转 7 段显示器
我对 VHDL 很陌生,有一个问题我无法完全理解。 我正在尝试在 3 个 7 段显示器上显示 12 位 BCD。但是,我不知道如何将 12 位 BCD 拆分为 3 位数字。…
将衰减包络应用于波形而不进行相乘
我正在尝试使用 Verilog 将衰减包络应用于正弦波形。硬件限制阻止使用乘法来简单地乘以包络。正弦值和包络值(我只是使用 1-exp(-x))存储在 ROM 中以…
用于 LCD 初始化的 VHDL 状态机
我正在尝试实现 Spartan 3AN LCD 的初始化。我对此很陌生,所以非常欢迎每一个建议。 我的代码如下: ---------------------------------------------…
结果在 4 位 MIPS ALU 中以 VHDL 形式稳定?
考虑到第一个问题进展顺利,但仍然需要一点帮助,再次是练习考试,我已经有了答案,只需要推理和思考过程,谢谢大家。 考虑下一页所示的 4 位版本的 M…
VHDL Compare 不能在硬件中工作,但可以在模拟中工作
大家好,我有以下 VHDL,它在硬件中没有实现预期的功能,但在模拟中确实有效。基本上我有一个计数器,根据我想要输出某些数据的计数,我实现了多路复…
如何在vhdl中将信号延迟几个周期
如何在VHDL中将信号延迟给定的周期数? 循环数作为通用值给出。 还有其他选择吗 process(CLK) is begin if rising_edge(CLK) then a_q <= a; a_q_q <=…