VHDL Compare 不能在硬件中工作，但可以在模拟中工作
大家好，我有以下 VHDL，它在硬件中没有实现预期的功能，但在模拟中确实有效。基本上我有一个计数器，根据我想要输出某些数据的计数，我实现了多路复…
Xilinx ISE 构建时间和已编译的模块
有没有办法加快 Xilinx ISE 构建过程？我的项目中有多个 verilog HDL 文件。有时我会在一个文件的某个位置进行微小的更改。然而，构建时间与整个项目…
通过了解 Xilinx 综合报告减少延迟
我正在 Xilinx 中用 VHDL 对 8051 指令集进行编程。编写逻辑并生成综合报告后，我看到延迟为 13.330ns（频率为 75.020 MHz），逻辑级别 = 10。 这个值…
在vhdl中定义记录方法
是否可以为 VHDL 中的记录定义类似 OOP 风格的实例方法以供 XST 识别？ 对于记录类型矩形： type rectangle is record x : integer; y : integer; wid…
将 Xilinx ISE RTL/技术原理图导出到网表文本文件中
我在 Xilinx ISE 上使用 VHDL 来生成项目中寄存器传输逻辑的原理图。我知道 ISE 在给出 RTL 和技术原理图之前会进行大量优化和门电路缩减。我想要做的…
我可以在具有 2 位 2 对 1 复用器功能的 virtex-5 FPGA 中对 LUT5_D 进行编程吗？
我正在尝试将 2 位 2 比 1 多路复用器放入一个 LUT 中。看起来 LUT5_D 有 5 个输入和 2 个输出。我可以按照我想要的方式对 LUT 进行编程吗？ 我之前用…
使用USB向FPGA提供输入数据
我正在 Xilinx Spartan 3E 平台上工作，使用此开发板： http://www.xilinx.com/products/boards-and-kits/HW-SPAR3E-SK-US-G.htm 我的程序运行在某些…
低级以太网/网络（例如 MII）的书籍建议
Closed. This question is seeking recommendations for software libraries, tutorials, tools, books, or other off-site resources. It does not …
代码修改后，Microblaze 上的运行时间有所不同
当我对在 Microblaze 上运行的代码进行一些修改时，有时会发现遵循相同路径的代码执行在运行时存在很大差异。为了说明，我所说的相同路径的真正含义，…
Simulink 中网表生成期间出错
我试图从 simulink 中的简单模型生成网表。我可以运行模拟（使用 sysgen）。 当我尝试创建网表时，它会抛出错误： ” * 错误 * 网表期间发生错误 一代…
Simulink 中并行转串行模块的问题
我正在尝试将从 DQPSK 解调器（类型：UFix2_0）发出的输入字转换为串行流。 因此，我在 Simulink 中使用 Xilinx 库的并行转串行模块。 但我无法使用该…
与 Digilent Atlys 板的串行通信
我有一个 Atlys 板 http://www.digilentinc.com /Products/Detail.cfm?NavPath=2,400,836&Prod=ATLYS 上带有 Spartan6 FPGA。 我想通过 EXAR 的板载 U…
