与 Digilent Atlys 板的串行通信
我有一个 Atlys 板 http://www.digilentinc.com /Products/Detail.cfm?NavPath=2,400,836&Prod=ATLYS 上带有 Spartan6 FPGA。 我想通过 EXAR 的板…
Simulink中如何获取一个数的最大值？
我正在构建一个模型，需要找到一组 8 个信号中的最大值，并找到最大值的索引。 如何在 Simulink（Xilinx 库）中构建这样的模型？ 我猜测比较块后面跟…
在 Simulink 中配置 CORDIC ATAN 模块
我在 Simulink 中使用 CORDIC ATAN 块。我正在使用这个块来计算相位差。 这是我正在使用的模型的一部分： 我将输入 a 和 b 指定为 0，并且我期望得到 …
Xilinx Simulink 中的时序信号理解
我在理解 Simulink（Xilink 库）中定时信号的概念时遇到一些困难。 我将用一个例子来解释， 假设你有一个串行比特流，并且你想取奇数位和偶数位的和，…
Xilinx Simulink 中信号的正弦
我正在实现 DQPSK 调制器和解调器。我想在 Simulink 中计算 exp(1j*Phase) 。 我怎样才能实现这样的模型？ 以下是模型中用于计算相位的部分： 顺便说…
Simulink 中两个复向量的矩阵乘法
确实有两个问题，但我想让它更具描述性： 我正在实现一个调制器，其中涉及复杂向量的矩阵乘法： 仅举一个例子： cck_encoding_table(1,:)= [ 1j 1 1j …
使用 Xilinx 模块集在 Simulink 中进行 DBPSK 解调
我正在尝试使用 Simulink 和 Xilinx 模块集构建 DBPSK 解调器。我这样计算连续样本的相位差： 因此，现在我需要将这些相位差映射到符号 0 或 1，具体…
如何在Xilinx中从verilog源生成原理图文件
我正在做的事情是， 我开始使用 Xilinx ISE 设计套件，并用 verilog 编写简单的算术逻辑单元。使用 verilog 被测单元为 ISim 创建输入和输出信号，我…
为包含配置位流和 Microblaze 软件的 Xilinx Spartan-6 创建可启动 SPI 闪存（PROM 文件）的设计流程
我想知道为串行 SPI 闪存创建 PROM 文件 (.MCS) 的正确过程，其中包括 FPGA 配置比特流和 Microblaze 处理器使用的软件。这是假设我的硬件和软件设计…
无法实现简单的 ALU
我有一个用 Verilog 描述的基本 8 位 ALU。我正在尝试实现该设计，但收到错误消息： ERROR:NgdBuild:809 - output pad net 'quotient<1>'有非法负…
明确定义如何在 Xilinx XST 工具中使用 LUT 和切片？
我正在尝试实现 LUT 和切片的一些非常具体的行为，这些行为是用 VHDL 编写的，用于使用 XST 工具综合的 Xilinx Virtex 5 FPGA。我不知道我是否可以通…
- 共 1 页
- 1
