用Vivado TCL处理实施错误
我有几个实现（每个实现策略不同），并且我会在Vivado中使用以下脚本自动运行它们： reset_run synth_1 launch_runs synth_1 -jobs 16 wait_on_runs s…
HDL生成MATLAB HDL编码器与Xilinx Vitis HLS之间的比较
我们正在考虑一个新项目的方法。我们的目标是开发图像处理算法并在FPGA上实现。 MATLAB HDL编码器将MATLAB代码转换为HDL代码，而Xilinx Vitis HLS将C/…
如何使用连接到我们的目标的Linux TCF代理更改Xilinx SDK调试器中的变量值？
我使用Linux TCF代理将我的目标连接到我们的目标，以调试应用程序。 我在25年的职业生涯中使用了很多调试者，但这是我第一次使用Eclipse/Linux/Xilinx…
N-TAP FIR过滤器所需的DSP切片数
我想使用7系列DSP48E1切片来确定实现N-TAP Direct Direct Firef Filter所需的DSP切片的总面积。这些延迟被用作触发器。 计算延迟，乘数，加法器和管道…
使用Xilinix内置的UART函数来刻度某些值
我正在使用Xilinx UARTPS数据表来编写功能以禁用和启用UART的流量控制。我发现了数据表中定义的适当的位掩码，但是我不确定我应该使用此掩码来调用哪…
设置生成的时钟约束（create_generated_clock）
xilinx抱怨我的设计中的派生时钟： 派生的时钟ex 我必须做什么，以便我可以创建这个采样的时钟脉冲i需要我的Statemachine和逻辑工作吗？我不确定以这…
使用Xilinx内置UART函数#define Xuartps_isreceivedata＆＃x9;（baseaddress＆＃x9;）
因此，我试图使用此内置的UART功能（来自Xilinix的Vitis SDK）来确定是否有有效的字节可以读取UART。我创建了此功能以返回1如果有字节读取或0，则如果…
价值是错误的第一次指针，但之后正确
我有一个Zynq Ultrascale+ MPSOC Genesys Zu Dev板，我正在运行我的应用程序。我在PL中有一个加速器，该加速器通过简单的AXI DMA连接到PS。 DMA通过PS…
如何将基于整数的VHDL INOUT信号添加到UCF文件
我是VHDL的新手，我编写了一个应该是16*4 RAM内存的代码。我为此编写了VHDL和VHDL TestBench，我尝试在其中添加一个用户约束文件（UCF），一切似乎都…
模拟过程中的FIR低通滤波器模块误差
这是一个使用Kogge Stone Adder添加的Fir Lowpass滤波器模块。当使用Kogge Stone Adder电路时，似乎会发生误差。 如果删除了Kogge Stone Adder部分，…
QEMU加载器设备 - 在同一地址空间中加载裸机二进制
作为参考，我使用 xilinx fork 。 我正在将单片裸机二进制加载到 qemu-system-aarch64 使用通用加载器设备并为其编写一些外围驱动程序。问题在于，二…
内核模块构建失败，“丢失参数 - gdwarf-”。
我正在尝试使用他们提供的Makefile为Yocto构建Xilinx XDMA驱动程序。当我运行食谱时，构建失败了以下错误： DEBUG: Executing shell function do_comp…
如何在Zynq 7000的PS中配置I2C控制器作为Linux的从属
我正在使用带有Zynq 7000的ZED板。最终目标是将Zynq7000物理PS中的I2C-0控制器充当I2C从设备。 我正在使用yocto/bitbake为设备生成Linux图像。到目前…
如何在Petalinux中禁用自动参与过程？
我需要在Petalinux 2019.2中禁用启动序列上的自动参数阶段。对此有任何想法吗？如您所知，自动参数阶段是通过启动序列自动启动的，如果有网络专用设备…
