明确定义如何在 Xilinx XST 工具中使用 LUT 和切片？
我正在尝试实现 LUT 和切片的一些非常具体的行为，这些行为是用 VHDL 编写的，用于使用 XST 工具综合的 Xilinx Virtex 5 FPGA。我不知道我是否可以通…
ISE 自动推断 RAM 块需要满足哪些要求？
我有一段 IP，它应该是 32 位字节可寻址内存。但我无法让它推断块内存，它正在推断大量的触发器... 它应该适合仅具有双端口块内存的 Spartan3e (xc3s1…
Xilinx ISE 块 RAM 推理的稳健性
我对 Xilinx ISE block ram 推理的鲁棒性有疑问。 我的机器上没有安装 xilinx ise（今天），但我通常使用专用编码完美地推断 block ram，基本上依赖于…
在哪里强制 xilinx ISE 使用 block-ram？
我合成了一个小设备来测试块内存推理。 我收到 XST 发来的消息： 小内存将是 在 LUT 上实施，以便 最大化性能并节省块 内存资源。如果你想强行 它在块…
使用 XSVF 播放器确认 FPGA 负载
我有一个带有 CPU 的嵌入式项目，该项目通过 JTAG 引脚使用 XSVF 播放器对 Xilinx Spartan3 进行编程。我正在寻找一种方法来通过这些 JTAG 引脚确认有…
寻找IP模块的库声明
我想在自己的设计中使用 ICAP 控制器的 Xilinx 硬件模块。 该模块使用以下库： library hwicap_v5_00_a; use hwicap_v5_00_a.all; 我在目录及其子目录…
24khz 的声音 (ADC) 读数是多少？
在不使用外部 ADC 转换器（仅从音频插孔光学获取电压平衡输入）的情况下，可以通过普通 FPGA（Xilinx Spartan 3 等等）进行多少高保真（128K 44kH）“…
Verilog 代码在 FPGA 上进行模拟但未按预期运行
我对我的代码进行了行为模拟，效果非常好。结果正如预测的那样。当我综合代码并将其上传到 spartan 3e FPGA 并尝试使用 Chipscope 进行分析时，结果与…
从 makefile 生成 VHDL 条件
我有一个 vhdl 设计，需要适应不同的变体。 如果能够从 makefile 生成配置那就太好了。用于生成一个项目的 makefile 已准备就绪并可以运行。 我想避免…
为什么IEEE vhdl标准库不是STL？
IEEE vhdl语言参考手册只定义了有限的一组标准包。并且没有定义标准类型上的功能，例如STD_LOGIC。因此没有标准的AND2、INV组件/运算符。 看来Altera…
Xilinx Microblaze C 和汇编
我有一个用 C 编写的应用程序 Xilinx Microblaze 核心。然而，性能并不完全是我想要的，所以我正在考虑重写汇编中的一些核心函数。我无法弄清楚如何让…
