verilog

verilog

文章 0 浏览 6

在 Verilog 中驱动双向线路

这个问题可能不会得到很好的解释,那是因为我不太明白我的设计中发生了什么。 我需要使用 I2C 通信总线与相机 (Terasic D5M) 通信,因此我尝试使用 Ve…

我恋#小黄人 2024-10-18 14:21:19 11 0

寻找verilog 2001模块声明语法

我可以通过 google 找到几个 v2k 完整语法——但要么我失去了理智,要么它们在端口声明方面都以同样的方式被破坏了。 输入示例: module foo ( input …

痴意少年 2024-10-16 06:53:40 8 0

Verilog linting 工具?

Closed. This question is seeking recommendations for software libraries, tutorials, tools, books, or other off-site resources. It does not …

溺渁∝ 2024-10-15 00:09:30 13 0

Verilog 数组语法

我是 Verilog 新手,并且遇到了很多麻烦。例如,我想要一个包含八个单元的数组,每个单元都是 8 位宽。以下内容不起作用: reg [7:0] transitionTable…

物价感观 2024-10-14 19:00:06 6 0

如何解释 Verilog 中的阻塞分配与非阻塞分配?

在绘制硬件图时,我对如何解释阻塞和非阻塞分配感到有点困惑。我们是否必须推断非阻塞赋值给我们一个寄存器?那么根据这条语句c <= a+b,c应该是一个…

任性一次 2024-10-11 11:55:10 10 0

从 Verilog 到 VHDL 的 Delta-sigma DAC

下面的代码在 Verilog 中实现了 Delta-sigma DAC,来自 Xilinx 应用笔记,我想编写等效的 VHDL 代码。我对 Verilog 一无所知,而且我是 VHDL 的初学者…

站稳脚跟 2024-10-10 00:28:07 12 0

是否存在任何开源、完整的系统 verilog 语法?

是否有开源的系统 Verilog 语法?我正在寻找系统 Verilog,而不是简单的 Verilog 语法。…

夏の忆 2024-10-08 23:50:04 10 0

将图像从 PC 读取到 FPGA 并返回

我需要从PC读取一个小图像(tif格式)到FPGA套件(ALTERA DE2-70)进行处理,然后将其写回PC。我不知道如何在 Verilog 中做到这一点? 可以用C实现吗…

尾戒 2024-10-08 17:21:57 13 0

$readmem 可以在 Verilog 中综合吗?

我正在尝试在 FPGA 上实现微控制器,我需要为其程序提供一个 ROM。如果我使用 $readmemb,它会被正确合成到 ROM 中吗?如果不是,执行此操作的标准方…

何必那么矫情 2024-10-05 12:15:05 9 0

Verilog 中的 DWT(FPGA 实现)

谁能告诉我如何为图像的 DWT 编写 verilog 代码并下载到 fpga 中。 实际上我的项目是编写一个verilog代码来执行医学图像的离散小波变换,任何人都可以…

浅紫色的梦幻 2024-10-04 02:28:40 6 0

使用verilog的64位双精度浮点CPU

如何将64位十进制值转换为64位二进制值? 64位的十进制值的范围是多少??? 64 位十进制值意味着浮点数...…

椒妓 2024-10-03 07:31:16 6 0

MIPS 的 Verilog 源代码

谁能告诉我关于没有管道的简单 MIPS Verilog 代码...它在 FPGA 上的实现? 问候…

关于从前 2024-10-03 06:36:02 7 0

Verilog 中的 BCD 加法器

我正在尝试用 Verilog 编写 BCD 加法器,但其中一个模块遇到问题。具体来说,加法器将两个 BCD 数字相加。所以,如果两位数之和小于或等于九,那么它…

江挽川 2024-10-02 23:30:01 15 0

Verilog 到 GDSII 编译器(开源)

Closed. This question is seeking recommendations for software libraries, tutorials, tools, books, or other off-site resources. It does not …

辞慾 2024-10-02 14:35:03 11 0

如何在 Verilog 中对数字进行符号扩展

我正在 Verilog 中为我为计算机体系结构创建的处理器开发一个简单的符号扩展器。 这是我到目前为止所得到的:[编辑:稍微更改了选择语句] `timescale …

三五鸿雁 2024-10-01 20:16:43 9 0
更多

推荐作者

佚名

文章 0 评论 0

羁客

文章 0 评论 0

文章 0 评论 0

夏日落

文章 0 评论 0

隐诗

文章 0 评论 0

更多

友情链接

    我们使用 Cookies 和其他技术来定制您的体验包括您的登录状态等。通过阅读我们的 隐私政策 了解更多相关信息。 单击 接受 或继续使用网站,即表示您同意使用 Cookies 和您的相关数据。
    原文