在 Verilog 中驱动双向线路
这个问题可能不会得到很好的解释，那是因为我不太明白我的设计中发生了什么。 我需要使用 I2C 通信总线与相机 (Terasic D5M) 通信，因此我尝试使用 Ve…
ISE 自动推断 RAM 块需要满足哪些要求？
我有一段 IP，它应该是 32 位字节可寻址内存。但我无法让它推断块内存，它正在推断大量的触发器... 它应该适合仅具有双端口块内存的 Spartan3e (xc3s1…
Verilog linting 工具？
Closed. This question is seeking recommendations for software libraries, tutorials, tools, books, or other off-site resources. It does not …
将图像从 PC 读取到 FPGA 并返回
我需要从PC读取一个小图像（tif格式）到FPGA套件（ALTERA DE2-70）进行处理，然后将其写回PC。我不知道如何在 Verilog 中做到这一点？ 可以用C实现吗…
Verilog 代码在 FPGA 上进行模拟但未按预期运行
我对我的代码进行了行为模拟，效果非常好。结果正如预测的那样。当我综合代码并将其上传到 spartan 3e FPGA 并尝试使用 Chipscope 进行分析时，结果与…
如何在“Nand to Tetris”中设置 ALU 的输出标志 课程？
虽然我给这个作业贴了标签，但它实际上是我自己免费做的一门课程。 不管怎样，这门课程叫做“从 Nand 到俄罗斯方块”，我希望这里有人看过或参加过这…
如何在verilog中将数字转换为二进制补码？
我正在尝试用 verilog 设计一个 4 位加法器减法器。 这只是我用 verilog 编写的第二件事，而且我还不知道所有正确的语法。 这是我迄今为止拥有的模块…
