系统Verilog中的复杂数据类型（队列哈希）
假设我声明了一个队列： axi4_req_txn_t wr_req_queue [$]; > 现在，我想拥有一个队列，关键是地址，数据是排队的指针。在Systemverilog中是否有可能…
UVM 详细程度覆盖
有没有办法覆盖任何已给出的详细程度开关并强制 UVM 中的详细程度为不同的值？ +uvm_set_verbosity=*abc*,_ALL_,UVM_FULL,run +uvm_set_verbosity=*ae…
如何在 systemverilog 中生成随机单精度浮点数？
我正在尝试使用通用验证方法验证浮点乘法器的行为，但遇到问题。 问题是当我想生成单精度浮点数时。基本上，这不可能直接实现，我决定生成两个随机 32…
如何计算寄存器复位值？
我在寄存器模型中定义了寄存器，如下所示。 virtual function void build(); this.PM_CAP_ID = uvm_reg_field::type_id::create("PM_CAP_ID",,get_ful…
uvm_component 构造函数中的父参数
我希望 my_child 在以下代码中从 my_parent 继承 say_hello 函数，但事实并非如此。 有人可以向我解释一下 parent 参数到底是什么吗？ class my_paren…
如何迭代多维Systemverilog uvm_queue中的项目
我正在尝试创建一个由 uvm_queue 数组构造的对象。这个想法是数组中的每个项目本身就是一个 uvm_queue （即项目列表）。队列类型是一个类。 问题是我…
- 共 1 页
- 1
