Quartus 中的 RTL 查看器中如何显示变量?
Quartus 的 RTL 查看器中如何描述变量。我打开 RTL 查看器,它没有显示任何变量寄存器。 例如: variable op_code : std_logic_vector(7 downto 0) RT…
用于测试平台的 verilog 或 systemc
我的任务是验证一些基于 verilog 的 RTL 代码。 现在,使用 verilog 编写 RTL 测试平台似乎非常困难(对我来说)。 所以我想尝试以下其中一项。 - 尝…
- 共 1 页
- 1