是否可以使用Verilog测试Bench VHDL设计
我正在尝试在Verilog中测试VHDL设计。我正在使用QuestA，但我不确定如何将信号从VHDL设计导入到Verilog TestBench中。到目前为止，这是我的代码。我还…
Systemverilog QuestAsim-将字符串传递给$ fdumpvars以保存多个VCD文件
我正在尝试在QuestAsim 2021.3（最新）中的相同初始开始中生成多个VCD文件。 我在QuestAsim用户手册中找到了此部分： 但是，我只能通过“/hardcoded/p…
将TCL PROC的输出重定向到文件和输出（如TEE）第2部分
我正在使用从我的过程中重定向文件输出。我需要将Stdout和STDERR重定向到文件。 使用重定向tcl proc的输入文件和输出（如Tee）我到达了以下操作： set…
如何覆盖Localparam？ -gparam = val不起作用
我知道我们可以使用VSIM的选项 -GMYPARAM = value 在Verilog/SystemVerilog中覆盖通用/参数。 这对 localParam 不起作用，并且在模块中使用 localpara…
Intel Questas_fse/Quartus II 中的仿真波形不更新输出
我正在尝试运行 Quartus II ( Quartus Prime 版本 21.1.0 Build 842 10/21/2021 Sj Lite Edition）在 Linux Pop OS 21.10 上。 我无法从仿真波形编辑…
- 共 1 页
- 1
