Verilog 代码已编译，但没有“vcdplus.vpd”文件使用“$vcdpluson”时创建的波形文件- FSM 序列检测器
我的有限状态机 - 摩尔（非重叠） - 序列检测器的 verilog 代码在编译后没有生成“vcdplus.vpd”波形文件。我正在使用 vcs -debug-access+all 编译我…
- 共 1 页
- 1
我的有限状态机 - 摩尔（非重叠） - 序列检测器的 verilog 代码在编译后没有生成“vcdplus.vpd”波形文件。我正在使用 vcs -debug-access+all 编译我…
接受 或继续使用网站，即表示您同意使用 Cookies 和您的相关数据。