当 RTL 人员和验证工程师都错过某一特定规范功能时，如何发现不符合规范的情况？
我有一些关于 IP 验证的问题。 假设如果 RTL 和验证计划（覆盖点）中都遗漏了 IP 规范中的特定设计/功能，您将如何识别此错误？ 由于它尚未在 RTL 中…
您是否应该删除 Verilog 或 VHDL 设计中的所有警告？为什么或为什么不呢？
在（常规）软件中，我曾在使用 gcc 选项 -Wall 来显示所有警告的公司工作。然后他们需要被处理。对于 Verilog 或 VHDL 中的重要 FPGA/ASIC 设计，通常…
用于 Verilog 或 SystemVerilog 的 TAP（测试任何协议）模块
Verilog 是否有 TAP（Test Anything Protocol）实现？那就太好了，因为这样我就可以使用证明来自动检查我的结果。 更新： 10/9/09：有人问为什么不使…
- 共 1 页
- 1
