CH32x103 系列应用手册 PDF 文档

Question

CH32F103x 系列产品是基于 ARM○R Cortex-M3 内核设计的通用微控制器，与大部分 ARM 工具和软件兼容。提供了丰富的通讯接口和控制单元，适用于大部分控制、连接、综合等嵌入式领域。

CH32V103x 系列产品中的 CH32V103R8T6/CH32V103C8T6/CH32V103C8U6/CH32V103C6T6 是基于 32 位 RISC-V 指令集（IMAC）及 RISC-V3A 青稞处理器设计的通用微控制器，挂载了丰富的外设接口和功能模块。其内部组织架构满足低成本低功耗嵌入式应用场景。

本手册针对用户的应用开发，提供了 CH32F103x 系列、CH32V103x 系列产品的详细使用信息，适用于系列中不同存储器容量、功能资源、封装的产品，若有差异将在对应的功能章节做特殊说明。

目录

说明
第1章 存储器和总线架构
1.1 总线架构
1.2 存储器映像
1.2.1 位段访问
1.2.2 存储器分配
1.3 启动配置
第2章 电源控制（PWR）
2.1 概述
2.2 电源管理
2.2.1 上电复位和掉电复位
2.2.2 可编程电压监视器
2.3 低功耗模式
2.3.1 低功耗配置选项
2.3.2 睡眠模式
2.3.3 停止模式
2.3.4 待机模式
2.3.5 RTC自动唤醒
2.4 寄存器描述
2.4.1 电源控制寄存器（PWR_CTLR）
2.4.2 电源控制/状态寄存器（PWR_CSR）
第3章 复位和时钟控制（RCC）
3.1 主要特性
3.2 复位
3.2.1 电源复位
3.2.2 系统复位
3.2.3 后备区域复位
3.3 时钟
3.3.1 系统时钟结构
3.3.2 高速时钟（HSI/HSE）
3.3.3 低速时钟（LSI/LSE）
3.3.4 PLL时钟
3.3.5 总线/外设时钟
3.3.6 时钟安全系统
3.5 寄存器描述
3.5.1 时钟控制寄存器（RCC_CTLR）
3.5.2 时钟配置寄存器0（RCC_CFGR0）
3.5.3 时钟中断寄存器（RCC_INTR）
3.5.4 APB2外设复位寄存器（RCC_APB2PRSTR）
3.5.5 APB1外设复位寄存器（RCC_APB1PRSTR）
3.5.6 AHB外设时钟使能寄存器（RCC_AHBPCENR）
3.5.7 APB2外设时钟使能寄存器（RCC_APB2PCENR）
3.5.8 APB1外设时钟使能寄存器（RCC_APB1PCENR）
3.5.9 后备域控制寄存器（RCC_BDCTLR）
3.5.10 控制/状态寄存器（RCC_RSTSCKR）
3.5.11 AHB外设复位寄存器（RCC_AHBRSTR）
第4章 后备寄存器（BKP）
4.1 主要特征
4.2 功能说明
4.2.1 后备数据寄存器
4.2.2 侵入检测
4.2.3 RTC校准
4.2.4 BKP接口复位
4.3 寄存器描述
4.3.1 后备数据寄存器（BKP_DATARx）（x=1-10）
4.3.2 RTC校准寄存器（BKP_OCTLR）
4.3.3 侵入检测控制寄存器（BKP_TPCTLR）
4.3.4 侵入检测状态寄存器（BKP_TPCSR）
第5章 循环冗余校验(CRC)
5.1 主要特征
5.2 功能描述
5.3 寄存器描述
5.3.1 数据寄存器（CRC_DATAR）
5.3.2 独立数据缓冲（CRC_IDATAR）
5.3.3 控制寄存器（CRC_CTLR）
第6章 实时时钟（RTC）
6.1 主要特征
6.2 功能描述
6.2.1 概述
6.2.2 复位
6.2.3 较特别的读写寄存器操作
6.3 寄存器描述
6.3.1 RTC控制寄存器高位（RTC_CTLRH）
6.3.2 RTC控制寄存器低位（RTC_CTLRL）
6.3.3 预分频器重装值寄存器高位（RTC_PSCRH）
6.3.4 预分频器重装值寄存器低位（RTC_PSCRL）
6.3.5 分频器寄存器高位（RTC_DIVH）
6.3.6 分频器寄存器低位（RTC_DIVL）
6.3.7 RTC计数器高位（RTC_CNTH）
6.3.8 RTC计数器低位（RTC_CNTL）
6.3.9 闹钟寄存器高位（RTC_ALRMH）
6.3.10 闹钟寄存器低位（RTC_ALRML）
第7章 独立看门狗（IWDG）
7.1 主要特征
7.2 功能说明
7.2.1 原理和用法
7.2.2 调试模式
7.3 寄存器描述
7.3.1 IWDG控制寄存器（IWDG_CTLR）
7.3.2 分频因子寄存器（IWDG_PSCR）
7.3.3 重装载值寄存器（IWDG_RLDR）
7.3.4 状态寄存器（IWDG_STATR）
第8章 窗口看门狗（WWDG）
8.1 主要特征
8.2 功能说明
8.2.1 原理和用法
8.2.2 调试模式
8.3 寄存器描述
8.3.1 WWDG控制寄存器（WWDG_CTLR）
8.3.2 WWDG配置寄存器（WWDG_CFGR）
8.3.3 WWDG状态寄存器（WWDG_STATR）
第9章 中断和事件（NVIC/PFIC）
9.1 主要特征
9.1.1 NVIC控制器
9.1.2 PFIC控制器
9.2. 系统定时器
9.3 中断和异常的向量表
9.4 外部中断和事件控制器（EXTI）
9.4.1 概述
9.4.2 唤醒事件说明
9.4.3 说明
9.4.4 外部事件映射
9.5 寄存器描述
9.5.1 EXTI寄存器描述
9.5.1.1 中断使能寄存器（EXTI_INTENR）
9.5.1.2 事件使能寄存器（EXTI_EVENR）
9.5.1.3 上升沿触发使能寄存器（EXTI_RTENR）
9.5.1.4 下降沿触发使能寄存器（EXTI_FTENR）
9.5.1.5 软中断事件寄存器（EXTI_SWIEVR）
9.5.1.6 中断标志位寄存器（EXTI_INTFR）
9.5.2 PFIC寄存器描述
9.5.2.1 PFIC中断使能状态寄存器1（PFIC_ISR1）
9.5.2.2 PFIC中断使能状态寄存器2（PFIC_ISR2）
9.5.2.3 PFIC中断挂起状态寄存器1（PFIC_IPR1）
9.5.2.4 PFIC中断挂起状态寄存器2（PFIC_IPR2）
9.5.2.5 PFIC中断优先级阈值配置寄存器（PFIC_ITHRESDR）
9.5.2.6 PFIC快速中断服务基地址寄存器（PFIC_FIBADDRR）
9.5.2.7 PFIC中断配置寄存器（PFIC_CFGR）
9.5.2.8 PFIC中断全局状态寄存器（PFIC_GISR）
9.5.2.9 PFIC快速中断0偏移地址寄存器（PFIC_FIOFADDRR0）
9.5.2.10 PFIC快速中断1偏移地址寄存器（PFIC_FIOFADDRR1）
9.5.2.11 PFIC快速中断2偏移地址寄存器（PFIC_FIOFADDRR2）
9.5.2.12 PFIC快速中断3偏移地址寄存器（PFIC_FIOFADDRR3）
9.5.2.13 PFIC中断使能设置寄存器1（PFIC_IENR1）
9.5.2.14 PFIC中断使能设置寄存器2（PFIC_IENR2）
9.5.2.15 PFIC中断使能清除寄存器1（PFIC_IRER1）
9.5.2.16 PFIC中断使能清除寄存器2（PFIC_IRER2）
9.5.2.17 PFIC中断挂起设置寄存器1（PFIC_IPSR1）
9.5.2.18 PFIC中断挂起设置寄存器1（PFIC_IPSR2）
9.5.2.19 PFIC中断挂起清除寄存器1（PFIC_IPRR1）
9.5.2.20 PFIC中断挂起清除寄存器2（PFIC_IPRR2）
9.5.2.21 PFIC中断激活状态寄存器1（PFIC_IACTR1）
9.5.2.22 PFIC中断激活状态寄存器2（PFIC_IACTR2）
9.5.2.23 PFIC中断优先级配置寄存器（PFIC_IPRIORx）（x=0-63）
9.5.2.24 PFIC系统控制寄存器（PFIC_SCTLR）
9.5.3 STK寄存器描述
9.5.3.1 系统计数控制寄存器（STK_CTLR）
9.5.3.2 系统计数器低位寄存器（STK_CNTL）
9.5.3.3 系统计数器高位寄存器（STK_CNTH）
9.5.3.4 计数比较低位寄存器（STK_CMPLR）
9.5.3.5 计数比较高位寄存器（STK_CMPHR）
9.5.4 SysTick寄存器描述
9.5.4.1 SysTick控制及状态寄存器（STK_CTRL）
9.5.4.2 SysTick重装载数值寄存器（STK_LOAD）
9.5.4.3 SysTick当前数值寄存器（STK_VAL）
9.5.4.4 SysTick校准数值寄存器（STK_CALIB）
第10章 GPIO及其复用功能（GPIO/AFIO）
10.1 主要特征
10.2 功能描述
10.2.1 概述
10.2.2 GPIO的初始化功能
10.2.3 外部中断
10.2.4 复用功能
10.2.5 锁定机制
10.2.6 输入配置
10.2.7 输出配置
10.2.8 复用功能配置
10.2.9 模拟输入配置
10.2.10 外设的GPIO设置
10.3 寄存器描述
10.3.1 GPIO的寄存器描述
10.3.1.1 GPIO配置寄存器低位（GPIOx_CFGLR）（x=A/B/C/D）
10.3.1.2 GPIO配置寄存器高位（GPIOx_CFGHR）（x=A/B/C/D）
10.3.1.3 端口输入寄存器（GPIOx_INDR）（x=A/B/C/D）
10.3.1.4 端口输出寄存器（GPIOx_OUTDR）（x=A/B/C/D）
10.3.1.5 端口复位/置位寄存器（GPIOx_BSHR）（x=A/B/C/D）
10.3.1.6 端口复位寄存器（GPIOx_BCR）（x=A/B/C/D）
10.3.1.7 配置锁定寄存器（GPIOx_LCKR）（x=A/B/C/D）
10.3.2 AFIO寄存器
10.3.2.1 事件控制寄存器（AFIO_ECR）
10.3.2.2 重映射寄存器（AFIO_PCFR）
10.3.2.3 外部中断配置寄存器1（AFIO_EXTICR1）
10.3.2.4 外部中断配置寄存器2（AFIO_EXTICR2）
10.3.2.5 外部中断配置寄存器3（AFIO_EXTICR3）
10.3.2.6外部中断配置寄存器4（AFIO_EXTICR4）
第11章 直接存储器访问控制（DMA）
11.1 主要特性
11.2 功能描述
11.2.1 DMA通道处理
1）仲裁优先级
2）DMA配置
3）循环模式
4）DMA处理状态
11.2.2 可编程的数据传输总大小/数据位宽/对齐方式
11.2.3 DMA请求映射
11.3 寄存器描述
11.3.1 DMA中断状态寄存器（DMA_INTFR）
11.3.2 DMA中断标志清除寄存器（DMA_INTFCR）
11.3.3 DMA通道x配置寄存器（DMA_CFGRx）（x=1/2/3/4/5/6/7）
11.3.4 DMA通道x传输数据数目寄存器（DMA_CNTRx）（x=1/2/3/4/5/6/7）
11.3.5 DMA通道x外设地址寄存器（DMA_PADDRx）（x=1/2/3/4/5/6/7）
11.3.6 DMA通道x存储器地址寄存器（DMA_MADDRx）（x=1/2/3/4/5/6/7）
第12章 模拟/数字转换（ADC）
12.1 主要特性
12.2 功能描述
12.2.1 模块结构
12.2.2 ADC配置
1）模块上电
2）采样时钟
3）通道配置
4）校准
5）可编程采样时间
6）数据对齐
12.2.3 外部触发源
12.2.4 转换模式
1）单次单通道转换模式
2）单次扫描模式转换
3）单次间断模式转换
4）连续转换
12.2.5 模拟看门狗
12.2.6 温度传感器
12.3 寄存器描述
12.3.1 ADC状态寄存器（ADC_STATR）
12.3.2 ADC控制寄存器1（ADC_CTLR1）
12.3.3 ADC控制寄存器2（ADC_CTLR2）
12.3.4 ADC采样时间配置寄存器1（ADC_SAMPTR1）
12.3.5 ADC采样时间配置寄存器2（ADC_SAMPTR2）
12.3.6 ADC注入通道数据偏移寄存器x（ADC_IOFRx）(x=1/2/3/4)
12.3.7 ADC看门狗高阈值寄存器（ADC_WDHTR）
12.3.8 ADC看门狗低阈值寄存器（ADC_WDLTR）
12.3.9 ADC规则通道序列寄存器1（ADC_RSQR1）
12.3.10 ADC规则通道序列寄存器2（ADC_RSQR2）
12.3.11 ADC规则通道序列寄存器3（ADC_RSQR3）
12.3.12 ADC注入通道序列寄存器（ADC_ISQR）
12.3.13 ADC注入数据寄存器x（ADC_IDATARx）（x=1/2/3/4）
12.3.14 ADC规则数据寄存器（ADC_RDATAR）
第13章 触摸按键检测（TKEY）
13.1 TKEY_F 功能描述
13.2 TKEY_F 操作步骤
13.3 TKEY_F 寄存器描述
13.3.1 TKEY_F充电采样时间寄存器1（TKEY_F_CHARGE1）
13.3.2 TKEY_F充电采样时间寄存器2（TKEY_F_CHARGE2）
13.3.3 TKEY_F放电时间寄存器（TKEY_F_DISCHARGE）
13.3.4 TKEY_F启动寄存器（TKEY_F_ACT）
13.3.5 TKEY_F数据寄存器（TKEY_F_DR）
13.4 TKEY_V 功能描述
13.5 TKEY_V 操作步骤
13.6 TKEY_V 寄存器描述
13.6.1 TKEY_V控制寄存器（TKEY_V_CTLR）
13.6.2 TKEY_V通道选择寄存器（TKEY_V_CHANNEL）
13.6.3 TKEY_V状态数据寄存器（TKEY_V_SDR）
第14章 高级定时器（ADTM）
14.1 主要特征
14.2 原理和结构
14.2.1 概述
14.2.2 时钟输入
14.2.2.1 内部时钟源（CK_INT）
14.2.2.2 外部时钟源模式1
14.2.2.3 外部时钟源模式2
14.2.2.4 编码器模式
14.2.3 计数器和周边
14.2.4 比较捕获通道和周边
14.3 功能和实现
14.3.1 输入捕获模式
14.3.2 比较输出模式
14.3.3 强制输出模式
14.3.4 PWM输入模式
14.3.5 PWM输出模式
14.3.6 互补输出和死区
14.3.7 刹车信号
14.3.8 单脉冲模式
14.3.9 编码器模式
14.3.10 定时器同步模式
14.3.11 调试模式
14.4 寄存器描述
14.4.1 控制寄存器1（TIM1_CTLR1）
14.4.2 控制寄存器2（TIM1_CTLR2）
14.4.3 从模式控制寄存器（TIM1_SMCFGR）
14.4.4 DMA/中断使能寄存器（TIM1_DMAINTENR）
14.4.5 中断状态寄存器（TIM1_INTFR）
14.4.6 事件产生寄存器（TIM1_SWEVGR）
14.4.7 比较/捕获控制寄存器1（TIM1_CHCTLR1）
14.4.8 比较/捕获控制寄存器2（TIM1_CHCTLR2）
14.4.9 比较/捕获使能寄存器（TIM1_CCER）
14.4.10 高级定时器的计数器（TIM1_CNT）
14.4.11 计数时钟预分频器（TIM1_PSC）
14.4.12 自动重装值寄存器（TIM1_ATRLR）
14.4.13 重复计数值寄存器（TIM1_RPTCR）
14.4.15 比较/捕获寄存器1（TIM1_CH1CVR）
14.4.16 比较/捕获寄存器2（TIM1_CH2CVR）
14.4.17 比较/捕获寄存器3（TIM1_CH3CVR）
14.4.18 比较/捕获寄存器4（TIM1_CH4CVR）
14.4.19 刹车和死区寄存器（TIM1_BDTR）
14.4.20 DMA控制寄存器（TIM1_DMACFGR）
14.4.21 连续模式的DMA地址寄存器（TIM1_DMAR）
第15章 通用定时器（GPTM）
15.1 主要特征
15.2 原理和结构
15.2.1 概述
15.2.2 通用定时器和高级定时器的区别
15.2.3 时钟输入
15.2.3.1 内部时钟源（CK_INT）
15.2.3.2 外部时钟源模式1
15.2.3.3 外部时钟源模式2
15.2.3.4 编码器模式
15.2.4 计数器和周边
15.2.5 比较捕获通道
15.3 功能和实现
15.3.1 输入捕获模式
15.3.2 比较输出模式
15.3.3 强制输出模式
15.3.4 PWM输入模式
15.3.5 PWM输出模式
15.3.6 单脉冲模式
15.3.7 编码器模式
15.3.8 定时器同步模式
15.3.9 调试模式
15.4 寄存器描述
15.4.1 控制寄存器1（TIMx_CTLR1）（x=2/3/4）
15.4.2 控制寄存器2（TIMx_CTLR2）（x=2/3/4）
15.4.3 从模式控制寄存器（TIMx_SMCFGR）（x=2/3/4）
15.4.4 DMA/中断使能寄存器（TIMx_DMAINTENR）（x=2/3/4）
15.4.5 中断状态寄存器（R16_TIMx_INTFR）（x=2/3/4）
15.4.6 事件产生寄存器（TIMx_SWEVGR）（x=2/3/4）
15.4.7 比较/捕获控制寄存器1（TIMx_CHCTLR1）（x=2/3/4）
15.4.8 比较/捕获控制寄存器2（TIMx_CHCTLR2）（x=2/3/4）
15.4.9 比较/捕获使能寄存器（TIMx_CCER）（x=2/3/4）
15.4.10 通用定时器的计数器（TIMx_CNT）（x=2/3/4）
15.4.11 计数时钟预分频器（TIMx_PSC）（x=2/3/4）
15.4.12 自动重装值寄存器（TIMx_ATRLR）（x=2/3/4）
15.4.13 比较/捕获寄存器1（TIMx_CH1CVR）（x=2/3/4）
15.4.14 比较/捕获寄存器2（TIMx_CH2CVR）（x=2/3/4）
15.4.15 比较/捕获寄存器3（TIMx_CH3CVR）（x=2/3/4）
15.4.16 比较/捕获寄存器4（TIMx_CH4CVR）（x=2/3/4）
15.4.17 DMA控制寄存器（TIMx_DMACFGR）（x=2/3/4）
15.4.18 连续模式的DMA地址寄存器（TIMx_DMAR）（x=2/3/4）
第16章 数字/模拟转换（DAC）
16.1 主要特性
16.2 功能描述
16.2.1 DAC模块结构
16.2.2 DAC通道配置
16.2.3 DAC转换
16.2.4 DAC三角波生成器
16.2.5 DAC噪声生成器
16.3 寄存器描述
16.3.1 DAC配置寄存器（DAC_CTLR）
16.3.2 DAC软件触发寄存器（DAC_SWTR）
16.3.3 DAC通道1右对齐12位数据保存寄存器（DAC_R12BDHR1）
16.3.4 DAC通道1左对齐12位数据保存寄存器（DAC_L12BDHR1）
16.3.5 DAC通道2右对齐12位数据保存寄存器（DAC_R12BDHR2）
16.3.6 DAC通道2左对齐12位数据保存寄存器（DAC_L12BDHR2）
16.3.7 DAC通道1数据输出寄存器（DAC_DOR1）
16.3.8 DAC通道2数据输出寄存器（DAC_DOR2）
第17章 通用同步异步收发器（USART）
17.1 主要特征
17.2 概述
17.3 波特率发生器
17.4 同步模式
17.5 单线半双工模式
17.6 智能卡
17.7 IrDA
17.8 DMA
17.9 中断
17.10 寄存器描述
17.10.1 USART状态寄存器（R32_USARTx_STATR）（x=1/2/3）
17.10.2 USART数据寄存器（USARTx_DATAR）（x=1/2/3）
17.10.3 USART波特率寄存器（USARTx_BRR）（x=1/2/3）
17.10.3 USART控制寄存器1（USARTx_CTLR1）（x=1/2/3）
17.10.4 USART控制寄存器2（USARTx_CTLR2）（x=1/2/3）
17.10.5 USART控制寄存器3（USARTx_CTLR3）（x=1/2/3）
17.10.6 USART保护时间和预分频寄存器（USARTx_GPR）（x=1/2/3）
第18章 内部集成电路总线（I2C）
18.1 主要特征
18.2 概述
18.3 主模式
18.4 从模式
18.5 错误
18.5.1 总线错误BERR
18.5.2 应答错误AF
18.5.3 仲裁丢失 ARLO
18.5.4 过载/欠载错误OVR
18.6 时钟延长
18.7 SMBus
18.8 中断
18.9 DMA
18.10 包校验错误
18.11 调试模式
18.12 寄存器描述
18.12.1 I2C控制寄存器（I2Cx_CTLR1）（x=1/2）
18.12.2 I2C控制寄存器2（I2Cx_CTLR2）（x=1/2）
18.12.3 I2C地址寄存器1（I2Cx_OADDR1）（x=1/2）
18.12.4 I2C地址寄存器2（I2Cx_OADDR2）（x=1/2）
18.12.5 I2C数据寄存器（I2Cx_DATAR）（x=1/2）
18.12.6 I2C状态寄存器1（I2Cx_STAR1）（x=1/2）
18.12.7 I2C状态寄存器2（I2Cx_STAR2）（x=1/2）
18.12.8 I2C时钟寄存器（I2Cx_CKCFGR）（x=1/2）
18.12.9 I2C上升时间寄存器（I2Cx_RTR）（x=1/2）
第19章 串行外设接口（SPI）
19.1 主要特征
19.2 SPI功能描述
19.2.1 概述
19.2.2 主模式
19.2.3 从模式
19.2.4 单工模式
19.2.5 CRC
19.2.6 DMA
19.2.7 错误
19.2.8 中断
19.3 寄存器描述
19.3.1 SPI控制寄存器1（SPIx_CTLR1）（x=1/2）
19.3.2 SPI控制寄存器2（SPIx_CTLR2）（x=1/2）
19.3.3 SPI状态寄存器（SPIx_STATR）（x=1/2）
19.3.4 SPI数据寄存器（SPIx_DATAR）（x=1/2）
19.3.5 SPI多项式寄存器（SPIx_CRCR）（x=1/2）
19.3.6 SPI接收CRC寄存器（SPIx_RCRCR）（x=1/2）
19.3.7 发送CRC寄存器（SPIx_TCRCR）（x=1/2）
第20章 USB全速设备控制器（USBD）
20.1 主要特性
20.2 功能描述
20.2.1 功能介绍
20.2.2 功能配置
20.2.3 双缓冲机制
20.2.4 挂起/唤醒流程
20.3 寄存器描述
20.3.1 USB控制寄存器（USBD_CNTR）
20.3.2 USB中断状态寄存器（USBD_ISTR）
20.3.3 USB帧编号寄存器（USBD_FNR）
20.3.4 USB设备地址寄存器（USBD_DADDR）
20.3.5 USB分组缓冲区描述表地址寄存器（USBD_BTABLE）
20.3.6 USB端点配置寄存器x（USBD_EPRx）（x=0/1/2/3/4/5/6/7）
20.3.7 端点发送缓存区地址寄存器x（USBD_ADDRx_TX）（x=0/1/2/3/4/5/6/7）
20.3.8 端点发送数据字节数寄存器x（USBD_COUNTx_TX）（x=0/1/2/3/4/5/6/7）
20.3.9 端点接收缓存区地址寄存器x（USBD_ADDRx_RX）（x=0/1/2/3/4/5/6/7）
20.3.10 端点接收数据字节数寄存器x（USBD_COUNTx_RX）（x=0/1/2/3/4/5/6/7）
第21章 USB全速主机/设备控制器（USBHD）
21.1 USB控制器简介
21.2 寄存器描述
21.2.1 全局寄存器描述
21.2.1.1 USB控制寄存器（R8_USB_CTRL）
21.2.1.2 USB中断使能寄存器（R8_USB_INT_EN）
21.2.1.3 USB设备地址寄存器（R8_USB_DEV_AD）
21.2.1.4 USB杂项状态寄存器（R8_USB_MIS_ST）
21.2.1.5 USB中断标志寄存器（R8_USB_INT_FG）
21.2.1.6 USB中断状态寄存器（R8_USB_INT_ST）
21.2.1.7 USB接收长度寄存器（R8_USB_RX_LEN）
21.2.2 设备寄存器描述
21.2.2.1 USB设备物理端口控制寄存器（R8_UDEV_CTRL）
21.2.2.2 端点1(9)/4(8/12)模式控制寄存器（R8_UEP4_1_MOD）
21.2.2.4 端点2(10)/3(11)模式控制寄存器（R8_UEP2_3_MOD）
21.2.2.5 端点5(13)/6(14)模式控制寄存器（R8_UEP5_6_MOD）
21.2.2.6 端点7(15)模式控制寄存器（R8_UEP7_MOD）
21.2.2.7 端点n缓冲区起始地址（R16_UEPn_DMA）（n=0-7）
21.2.2.8 端点n发送长度寄存器（R8_UEPn_T_LEN）（n=0-7）
21.2.2.9 端点n控制寄存器（R8_UEPn_CTRL）（n=0-7）
21.2.3 USB主机寄存器
21.2.3.1 USB主机物理端口控制寄存器（R8_UHOST_CTRL）
21.2.3.2 USB主机端点模式控制寄存器（R8_UH_EP_MOD）
21.2.3.4 USB主机接收缓冲区起始地址（R16_UH_RX_DMA）
21.2.3.5 USB主机辅助设置寄存器（R8_UH_SETUP）
21.2.3.6 USB主机令牌设置寄存器（R8_UH_EP_PID）
21.2.3.7 USB主机接收端点控制寄存器（R8_UH_RX_CTRL）
21.2.3.8 USB主机发送长度寄存器（R8_UH_TX_LEN/R16_UH_TX_LEN）
21.2.3.9 USB主机发送端点控制寄存器（R8_UH_TX_CTRL）
第22章 控制器局域网（CAN）
22.1主要特性
22.2 CAN控制器工作模式
22.2.1 初始化模式
22.2.2 睡眠模式
22.3 CAN控制器测试模式
22.3.1 静默测试模式
22.3.2 环回测试模式
22.3.3 静默环回测试模式
22.4 MCU处于调试模式下CAN控制器的工作状态
22.5 CAN控制器功能描述
22.5.1 发送处理流程
22.5.2 发送优先级
22.5.3 发送中止处理
22.5.4 基于时间触发模式
22.5.5 接收处理流程
22.5.6 接收报文标识符过滤
22.5.7 出错处理
22.5.8 位时序
22.6 CAN中断
22.7 寄存器描述
22.7.1 CAN主控制寄存器（CAN_CTLR）
22.7.2 CAN主状态寄存器（CAN_STATR）
22.7.3 CAN发送状态寄存器（CAN_TSTATR）
22.7.4 CAN接收FIFO 0状态寄存器（CAN_RFIFO0）
22.7.5 CAN接收FIFO 1状态寄存器（CAN_RFIFO1）
22.7.6 CAN中断使能寄存器（CAN_INTENR）
22.7.7 CAN错误状态寄存器（CAN_ERRSR）
22.7.8 CAN位时序寄存器（CAN_BTIMR）
22.7.9 CAN发送邮箱标识符寄存器（CAN_TXMIRx）（x=0/1/2）
22.7.10 CAN发送邮箱数据长度和时间戳寄存器（CAN_TXMDTRx）（x=0/1/2）
22.7.11 CAN发送邮箱低字节数据寄存器（CAN_TXMDLRx）（x=0/1/2）
22.7.12 CAN发送邮箱高字节数据寄存器（CAN_TXMDHRx）（x=0/1/2）
22.7.13 CAN接收邮箱标识符寄存器（CAN_RXMIRx）（x=0/1）
22.7.14 CAN接收邮箱数据长度和时间戳寄存器（CAN_RXMDTRx）（x=0/1）
22.7.15 CAN接收邮箱低字节数据寄存器（CAN_RXMDLRx）（x=0/1）
22.7.16 CAN接收邮箱高字节数据寄存器（CAN_RXMDHRx）（x=0/1）
22.7.17 CAN过滤器主控制寄存器（CAN_FCTLR）
22.7.18 CAN过滤器模式寄存器（CAN_FMCFGR）
22.7.19 CAN过滤器位宽寄存器（CAN_FSCFGR）
22.7.20 CAN过滤器FIFO关联寄存器（CAN_FAFIFOR）
22.7.21 CAN过滤器激活寄存器（CAN_FWR）
22.7.22 CAN过滤器组的过滤寄存器（CAN_FiRx）（i=0-13,x=0/1）
第23章 电子签名（ESIG）
23.1 功能描述
23.2 寄存器描述
23.2.1 闪存容量寄存器（ESIG_FLACAP）
23.2.2 UID寄存器（ESIG_UNIID1）
23.2.3 UID寄存器（ESIG_UNIID2）
23.2.4 UID寄存器（ESIG_UNIID3）
第24章 闪存及用户选择字（FLASH）
24.1 闪存组织
24.2 闪存编程及安全性
24.3 寄存器描述
24.3.1 访问控制寄存器（FLASH_ACTLR）
24.3.2 FPEC键寄存器（FLASH_KEYR）
24.3.3 OBKEY寄存器（FLASH_OBKEYR）
24.3.4 状态寄存器（FLASH_STATR）
24.3.5 配置寄存器（FLASH_CTLR）
24.3.6 地址寄存器（FLASH_ADDR）
24.3.7 选择字寄存器（FLASH_OBR）
24.3.8 写保护寄存器（FLASH_WPR）
24.3.9 扩展键寄存器（FLASH_MODEKEYR）
24.4 闪存操作流程
24.4.1 读操作
24.4.2 解除闪存锁
24.4.3 主存储器标准编程
24.4.4 主存储器标准擦除
24.4.5 快速编程模式解锁
24.4.6 主存储器快速编程
24.4.7 主存储器快速擦除
24.5 用户选择字
24.5.1 用户选择字解锁
24.5.2 用户选择字编程
24.5.3 用户选择字擦除
24.5.4 解除读保护
24.5.5 解除写保护
第25章 扩展配置（EXTEN）
25.1 扩展配置
25.2 寄存器描述
25.2.1 配置扩展控制寄存器（EXTEN_CTR）

下载地址：https://www.wenjiangs.com/wp-content/uploads/2022/11/CH32xRM.zip