间接地址中的操作数规范有多少位
嘿^^希望有人可以在这里帮助我： 测试中的问题是以下（我必须翻译） CPU有16个通用寄存器，它处理数据和地址的长度为32位。 至少在特定地址模式的操作数规范中需要使用多少位：
我想使用的架构是负载/商店体系结构（是讲座的标准）
间接地址
因此，在组装中，它将像MOV EAX一样，[EBX] 它代表负载指令（如果我错了，请正确）
据我所知，
。 OP.D（目标寄存器）| Op.1 | OP.2
OP.D和OP.1/2是操作数规范
，因此对于16 GPR，我需要4位来解决它们，但是我需要4位用于拥有地址的EBX寄存器还是我需要32从一开始就可以地址？
Hey^^ hopefully someone can help me out here:
The question in a test is the following (I had to translate it)
A CPU has 16 General Purpose Registers, it handles data and addresses with a length of 32 bit.
How many bits need to be used at least for the operand specification for the specific addressing mode:
I guess that the architecture which is used is a LOAD/STORE Architecture (was the standard in the lecture)
indirect addressing
so in assembly it would be something like mov eax, [ebx]
which represents a LOAD instruction (correct me if im wrong)
As far as I know a machine instruction consists of:
OP.C OpCode | OP.D (Destination register) |OP.1 | OP.2
OP.D and OP.1/2 are the operand specification
So for the 16 GPR´s I would need 4 Bit to address them but do I need 4 bit for the ebx register which holds the address or do I need 32 bit for the address from the beginning?
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论