丢失的设计IP模块在测试板错误上错误（Vivado）
同时模拟设计包装器文件。我收到的错误消息如下所示：错误消息。尽管所有模块名称在包装文件中都是正确的，为什么我会遇到这些错误。你能帮我吗？ 谢谢，我进步 wrapper file = wrapper file
While simulating a design wrapper file. I am getting a error messages as seen:error message. Despite all the modules names are correct in the wrapper file Why i am getting these errors. Can you help me about that.
Thanks i advance
wrapper file = wrapper file
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论
评论（1）
我认为这是因为您包含的IPS没有生成其包装器HDL文件。右键单击“源”选项卡中的IP，然后单击“生成输出产品”。我认为在左选项卡中也应该这样做。
在我的项目中，我可以在“源”选项卡中扩展IP，如下所示，以查看其生成的产品。据我从图像中看到，这是您无法使用的，所以我认为这是原因。
I presume this is because the IPs you have included have not generated their wrapper HDL files. Right-click the IP in the sources tab and click "Generate Output Products". I think "Generate Block Design" in the left tab is also supposed to do this.
In my projects, I can expand the IP in the sources tab as shown below to see its generated products. Since that is not available to you, as far as i can see from the image, I presume this is the reason.