端口F SCL推力故障的STM32 F3 I2C

Question

目前，我们在几种设计中使用了STM32F373CC MICROS。我们标准设计的一部分具有通过I2C连接的EEPROM。在过去的几十年中，我们拥有自己的硬件层。但是，它依赖于I2C端口销，其外部与外部连接。

在一些新设计中，我们已经在SCL线上设计了上拉，并将端口引脚设置为推扣模式。从理论上讲，这应该没问题。但是，我们发现的是，无论设置如何，微型似乎都将端口销视为开放式销售。对于这种特殊设计，我们分别将PF6和PF7用作SCL和SDA。没有连接下拉，SCL线是平坦的。启用了内部上拉后，SCL线正在脉动，但是上升时间是如此之长，因此无法正常工作。

参考手册或数据表中的任何内容都没有说明此问题。在我们有（v4）的勘误表中，GPIO和I2C有很多有关的内容，但似乎与此无关。

对于它的价值，我将复制并粘贴初始化的相关位：

   switch( kasPinMap[eSCL].lwI2CNum )
   {
   case 1: RCC_APB1ENR.I2C1EN = TRUE; nI2CEEpsRegisters = (void*)&I2C1_CR1; break;
   case 2: RCC_APB1ENR.I2C2EN = TRUE; nI2CEEpsRegisters = (void*)&I2C2_CR1; break;
   }

   //configure the pins
   DIO_vConfigure( kasPinMap[eSCL].ePort,  kasPinMap[eSCL].lwBit,  DIOkeM_Alternate, DIOkeD_PushPull,  DIOkePU_None, DIOkeSP_Medium, kasPinMap[eSCL].lwAFN );
   DIO_vConfigure( kasPinMap[eSDA].ePort,  kasPinMap[eSDA].lwBit,  DIOkeM_Alternate, DIOkeD_OpenDrain, DIOkePU_None, DIOkeSP_Medium, kasPinMap[eSDA].lwAFN );

   //reset and enable the peripheral
   nI2CEE_vReset();

在调试器中，GPIOF看起来像这样：

AFR值设置为4。I2C

寄存器看起来像这样：

和RCC寄存器看起来像这样：

我们的技术总监提到，要遵守I2C标准并允许多主机模式，SCL和SDA都应开放。但是，我们在这里拥有的只是F3和EEPROM。

任何关于为什么我们可能不会从SCL系列中推出推杆动作的想法都将不胜感激。