为什么LDR有时会进行20个CPU周期？

Question

我正在使用 ARM Cortex M4组件中的LDR和STR指令。由于某种原因，它们在记忆中编写/读取某些部分的时间比其他人需要更长的时间。

为了说明这一点，我已经设置了一个简单的示例：

我创建了一个带有主C文件的项目，以及一个包含汇编代码的相邻“ .s”文件。我使用“ Extern”对象将汇编功能包括在C文件中。

//Add the asm functions to our C code
extern "C" void LoadTest(uint32_t *memory_adress);
extern "C" void LoadTestLoop(uint32_t *memory_adress);

这是该程序的作用：

void perform_test()
{
  //Time
  register uint32_t register_before_time=before_time;
  register uint32_t register_after_time=after_time;

  register uint32_t* input_address=0x400E9000;
  
  register_before_time=ARM_DWT_CYCCNT; 

  //Time measurment occurs in here!
  LoadTestLoop(input_address);
  
  register_after_time=ARM_DWT_CYCCNT;

  Serial.print(" Time: ");
  Serial.println(register_after_time-register_before_time-time_error);
}

它向我们展示了它花费的时间 “ register_before_time = arm_dwt_cyccnt;” 和“ register_after_time = arm_dwt_cyccnt;” 行。

这是我们将以它们的速度测试的组件子例程：

.global LoadTest
LoadTest:
    ldr r1, [r0]                        /*Load value into r1 from memory_address*/
    orr r1, #0xC0                       /*OR bits 7,6 to be on.*/
    str r1, [r0]                        /*Store the changed value back into memory_address*/
    bx lr

.global LoadTestLoop
LoadTestLoop:
    mov r2, #255                        /* Set r2 to be 255 for the loop*/
    
    TestLoop:                           /*Same code as before*/
        ldr r1, [r0]                        
        orr r1, #0xC0                   
        str r1, [r0]
        
        subs r2, r2, #1                 /*Decrement r2 + set Z flag if it's zero*/
        bne TestLoop                    /*Repeat until r2==0*/
    bx lr

loadTest - 从我们给它的地址加载值。用0xC0或将其存储回同一地址。

loadTestloop - 进行同样的事情，但是，在循环中进行了255次，这样我们可以平均获得一个环路迭代需要多长时间，并最大程度地减少分支说明的时间测量错误进出功能。

注意：也可以最大程度地减少测量错误，在Input_Address指针中，在时间测量区之外的两个功能都提供了工作地址。

register uint32_t* input_address=0x400E9000;

测试结果和问题：

我对普通C变量

uint32_t test_value=255;
register uint32_t* input_address=&test_value;

和微控制器内的配置寄存器进行了这两个测试。请注意，在数据表中，它们作为内存表示。

register uint32_t* input_address=0x400E9000;

标准变量的平均负载测试需要9个周期才能执行，但是在控制寄存器的27个周期时更长的时间。 loadTestloop测试加强了这一点，标准变量平均进行1541个周期（每次迭代的6个周期）和该控件记录了一个惊人的12227循环，每次迭代都可以疯狂47个周期！

为什么会发生这种情况？

为什么LDR和STR有时需要更长的时间来执行？它是否与此指令集网站？单击它会将您发送回同一页面。 旁边的小蓝色B>

有人知道为什么会发生这种情况？很长一段时间以来，我一直被这个问题困扰，并且真的很想知道。

谢谢你的帮助

Answer 1

这是完全正常的。

通常，内存的负载需要尽可能长。时间安排不受CPU本身的控制，因此引用的周期数只能代表“最佳情况”。如果CPU无法从其自己的内部结构（例如Store Buffer或L1 Cache）中实现负载，那么它只需要将请求放在存储总线和失速上，直到内存子系统响应。 （或继续执行以后的指令，如果有的话，如果可以找到一些不取决于负载结果的指令。）

实际所需的时间可能是高度可变的，例如负载命中或错过L2或L3高速缓存，无论另一个核心还是外部设备都容纳总线锁，等等。

但是在您的情况下，您要加载的地址实际上将映射到硬件设备。因此，您根本没有真正阅读RAM，您正在做I/O。在这种情况下，响应必须来自设备本身，并且设备基本上可以在需要的情况下使用。如果您需要能够预测时间，那么您需要查看该设备的文档（以及两者之间的任何接口硬件），而不是在CPU手册中的周期计数。