(VERI-1322) 分配模式的前缀必须是数据类型

发布于 2025-01-16 18:50:00 字数 321 浏览 1 评论 0原文

这是我的代码的片段；

always_ff @(posedge clk) begin : output_assigment // left side should only be "_q"
    if(reset_n == 1'b0 || clear == 1'b1) out_signal_q <= {8'{!(REPORT_POL)}};

但我看到这个错误： (VERI-1322) 分配模式的前缀必须是数据类型

如何针对分配“out_signal_q <= {8'{!(REPORT_POL)}}”纠正此错误你能帮忙吗？结尾

原文

Here is a snippet from my code;

always_ff @(posedge clk) begin : output_assigment // left side should only be "_q"
    if(reset_n == 1'b0 || clear == 1'b1) out_signal_q <= {8'{!(REPORT_POL)}};

But i see this error: (VERI-1322) prefix of assignment pattern must be a data type

How can this be corrected for the assignment "out_signal_q <= {8'{!(REPORT_POL)}}"
Can you please help ?
end

分享到QQ

分享到微博

如果你对这篇内容有疑问，欢迎到本站社区发帖提问参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。

发布评论

需要登录才能够评论，你可以免费注册一个本站的账号。

半夏半凉 2025-01-23 18:50:00

它总是有助于显示表达式中涉及的所有信号的声明。我必须假设 REPORT_POL 是单个位，并且您希望将其复制 8 次以分配给 out_signal_q。在这种情况下，你想删除 ' 并只写

out_signal_q <= {8{!REPORT_POL}};

It always helps to show declarations of all signals involved in the expression. I have to assume that REPORT_POL is a single bit and you want it replicated 8 times to assigned to out_signal_q. In that case you want to remove the ' and just write