Verilog，我可以为always块内的多个位分配一个位值吗
下面是代码：
always @ (C[n-1])
begin
C[2*n-1:n]=C[n-1];
end
这可能吗？如果没有，我该怎么办？基本上它正在执行符号扩展。
Below is the code:
always @ (C[n-1])
begin
C[2*n-1:n]=C[n-1];
end
Is that possible? If not, how can I do it? Basically it's performing a sign extension.
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论
评论（1）
在 Verilog 中复制位的语法是
{COUNT{bits}}。在你的情况下类似{n{C[n-1]}}The syntax for replicating a bit in Verilog is
{COUNT{bits}}. In your case something like{n{C[n-1]}}