如何在另一个模块中使用模块?

发布于 2025-01-03 19:04:18 字数 506 浏览 2 评论 0原文

我正在尝试设计一个简单的 8 位 2 的补码器。这是我的代码:

twos_complement_of_8bits.v

//`include "complementor.v"

module twos_complement_of_8bits(output [7:0] out, input [7:0] in);
integer i;
initial
  begin
    for(i = 0; i <= 7; i = i + 1)
        complementor C(out[i], in[i]);
   end
   assign out = out + 1;
endmodule

我在这一行遇到错误:

complementor C(out[i], in[i]);
Syntax error near 'C' found.

如何修复它?

I am trying to design a simple 8-bit 2's complementor. Here is my code:

twos_complement_of_8bits.v

//`include "complementor.v"

module twos_complement_of_8bits(output [7:0] out, input [7:0] in);
integer i;
initial
  begin
    for(i = 0; i <= 7; i = i + 1)
        complementor C(out[i], in[i]);
   end
   assign out = out + 1;
endmodule

I got an error at this line:

complementor C(out[i], in[i]);
Syntax error near 'C' found.

How can I fix it?

如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。

扫码二维码加入Web技术交流群

发布评论

需要 登录 才能够评论, 你可以免费 注册 一个本站的账号。

评论(1

浊酒尽余欢 2025-01-10 19:04:18

我认为您可以消除您的 complementor 模块,然后按如下方式更改您的 twos_complement_of_8bits

module twos_complement_of_8bits (output [7:0] out, input [7:0] in);
    assign out = ~in + 1;
endmodule

如果这不能提供您想要的输出,请显示一些预期的输出值。

在更复杂的情况下,您可以放置​​模块实例数组或使用generate块。

以下是如何使用 generate 块的示例:

module twos_complement_of_8bits (output [7:0] out, input [7:0] in);
    wire [7:0] out_ones;
    genvar i;
    generate
        for (i=0; i<=7; i=i+1) begin
            complementor C[i] (out_ones[i], in[i]);
        end
    endgenerate
    assign out = out_ones + 1;
endmodule

I think you can eliminate your complementor module, then change your twos_complement_of_8bits as follows:

module twos_complement_of_8bits (output [7:0] out, input [7:0] in);
    assign out = ~in + 1;
endmodule

If that doesn't give you the output you want, please show some expected output values.

In more complicated situations, you can place arrays of instances of modules or use a generate block.

Here is an example of how to use a generate block:

module twos_complement_of_8bits (output [7:0] out, input [7:0] in);
    wire [7:0] out_ones;
    genvar i;
    generate
        for (i=0; i<=7; i=i+1) begin
            complementor C[i] (out_ones[i], in[i]);
        end
    endgenerate
    assign out = out_ones + 1;
endmodule
~没有更多了~
我们使用 Cookies 和其他技术来定制您的体验包括您的登录状态等。通过阅读我们的 隐私政策 了解更多相关信息。 单击 接受 或继续使用网站,即表示您同意使用 Cookies 和您的相关数据。
原文