如何编写正则表达式来匹配 Verilog 文件中的模块实例化？
我正在开发一个项目，通过使用 perl 脚本语言来促进 verilog 编程。现在我想编写一个脚本来扫描顶级verilog文件，然后生成模块的层次结构列表，这表明我需要提取模块实例化 从verilog文件中的语句来看，问题是：
如何编写正则表达式来匹配verilog文件中的模块实例化，因为我们需要知道顶级模块文件的子模块名称。
I am working on a project to facilitate verilog programming by using perl scripting language. Now I want to write a script to scan a top verilog file, and then generate the hierarchy list for the module, which suggests that I need to extract the module instantiation
statement from the verilog file, here is the problem:
How to write a regular expression to match the module instantiation in a verilog file, since we need to know the submodule names of the top module file.
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论
评论（1）
Verilog::Netlist 的
SYNOPSIS展示了如何读入 Verilog 文件并在整个层次结构中查找模块。尽管您可以在某些有限的情况下使用正则表达式，但从长远来看，使用此 CPAN 解析器模块是值得的。下面是我不久前在 PerlMonks 上发布的一些示例代码： verilog perl 用法 (Verilog::Netlist)< /a>
vhier 脚本是Verilog-Perl 发行版也很方便。
The
SYNOPSISof Verilog::Netlist shows how to read in a Verilog file and find modules throughout the hierarchy. Although you could use regular expressions in some limited cases, it would be worthwhile to use this CPAN parser module in the long run.Here is some example code I posted on PerlMonks a while back: verilog perl usage (Verilog::Netlist)
The vhier script which is part of the Verilog-Perl distribution is also handy.