我可以在具有 2 位 2 对 1 复用器功能的 virtex-5 FPGA 中对 LUT5_D 进行编程吗？

Question

我正在尝试将 2 位 2 比 1 多路复用器放入一个 LUT 中。看起来 LUT5_D 有 5 个输入和 2 个输出。我可以按照我想要的方式对 LUT 进行编程吗？

我之前用过LUT3、LUT4。从 virtex-5 库指南来看，要实例化 LUT5_D，我需要编写一个适当的初始化值，但只有一个要编程的初始化值，因此实际上只有一个输出用过的？或者两个输出在任何时候都会给出相同的值？

LUT5_D #(
.INIT(32'h55550f0f),
) LUT5_D_inst
(.O(O), // General LUT output (1-bit)
.LO(LO), // Local LUT output (1-bit)
.I0(I0), // LUT input (1-bit)
.I1(I1), // LUT input (1-bit)
.I2(I2), // LUT input (1-bit)
.I3(I3), // LUT input (1-bit)
.I4(SEL));

Answer 1

LUT5_D 不会执行您想要的操作：两个输出是相同的（库指南中的表显示了这一点）。

2 个输出选项是 LUT6_2：

对于您的应用程序，您有两个输入（A B) 每个都有两位 (0,1)，输出 (Y) 也有两位。

• 使用 I0 作为选择输入
• Wire I5 以始终选择顶部 LUT5（逻辑 1 IIRC）。
• 将 I4:1 连接为 A0、B0、A1、B1。
• O6 就是 Y0，O5 就是 Y1

我把它作为练习留给感兴趣的读者来想出INIT 值：

• 导致顶部 LUT5 基于 I0 在 I4 和 I3 之间进行 MUX
• 导致底部 LUT5 在 I2 之间进行 MUX 和I1 基于 I0

Answer 2

不要对 INIT 值进行编程。 LUT_MAP 更容易且更易于维护：

(* LUT_MAP="yes" *)
module mux2(sel, a, b, o);
    input  sel;
    input  a;
    input  b;
    output o;

    assign o = (~sel&a) | (sel & b);
endmodule

使用公共 sel 输入信号，通过将四个 6-LUT 中的每一个拆分为 2 个 5-LUT，可以将上面的 mux2 打包为 8 个（四个 6-LUT）切片。