USRP2 FPGA 调试

发布于 2024-12-02 08:25:22 字数 176 浏览 2 评论 0原文

我在 USRP2 的 FPGA 代码(Verilog)中添加了一些功能。我想调试代码。您能建议一下如何调试 FPGA 代码吗?

我不想为该模块编写测试平台。我是否可以写入FPGA代码中的缓冲区并从固件读取该缓冲区并从USRP2的串行控制台读取它。

任何提示/方向都会非常有帮助。

谢谢 基兰

I have added some functionality in the FPGA code( Verilog) in USRP2. I would like to debug the code. Can you please suggest, how to debug the FPGA code .

I donot want to write the testbench for the module. Is it possible that I could write to a buffer in the FPGA code and read this buffer from the firmware and read it from the serial console of the USRP2.

Any hints/ direction would be highly helpful.

Thanks
Kiran

如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。

扫码二维码加入Web技术交流群

发布评论

需要 登录 才能够评论, 你可以免费 注册 一个本站的账号。

评论(1

极度宠爱 2024-12-09 08:25:22

您可以通过两种不同的方式调试代码,一种是使用设备上可用的调试端口,第二种是使用 JTAG 端口并使用 ChipScope 来调试代码。

这是来自 GR 站点: http:// gnuradio.org/redmine/projects/gnuradio/wiki/USRP2UserFAQ#Is-there-a-JTAG-port

有JTAG端口吗?

是的,板上有一个标准 JTAG 接头连接到
FPGA 和 CPLD,但您可能不需要它。由于FPGA已编程
从SD卡通过引导CPLD,主要实用程序
JTAG口是对CPLD进行重新编程。您也许可以使用 JTAG
带有 ChipScope 的端口。

这是 Nick Foster 在 GR 邮件列表中回复的答案:

USRP2 (J301) 上有一个调试端口(MICTOR 连接器),您可以使用它
可以将信号路由到调试。它连接到 32 位线
u2_core.v 中的“调试”。只需将您感兴趣的信号连接到
调试并使用逻辑分析仪。

BR,
法哈德

You can debug your code in 2 different ways, one is using the debug port available on the unit the second one is to use the JTAG port and use the ChipScope to debug your code.

This is from the GR site: http://gnuradio.org/redmine/projects/gnuradio/wiki/USRP2UserFAQ#Is-there-a-JTAG-port

Is there a JTAG port?

Yes, there is a standard JTAG header on the board connected to the
FPGA and a CPLD, but you may not need it. Since the FPGA is programmed
from the SD Card by the bootstrapping CPLD, the main utility of the
JTAG port is to reprogram the CPLD. You may be able to use the JTAG
port with ChipScope.

And this is the answer Nick Foster replied to on the GR mailing list:

There's a debug port (MICTOR connector) on the USRP2 (J301) which you
can route signals to for debugging. It's connected to the 32-bit wire
"debug" in u2_core.v. Just connect signals you're interested in to
debug and use a logic analyzer.

BR,
Farhad

~没有更多了~
我们使用 Cookies 和其他技术来定制您的体验包括您的登录状态等。通过阅读我们的 隐私政策 了解更多相关信息。 单击 接受 或继续使用网站,即表示您同意使用 Cookies 和您的相关数据。
原文