Cortex-M3 的 CMSIS 库中的数据内存屏障 (DMB)

Question

在 gcc 的 CMSIS 定义中，您可以找到如下内容：

static __INLINE void __DMB(void) { __ASM volatile ("dmb"); }

我的问题是：如果内存屏障不在 clobber 列表中声明“内存”，那么它有什么用处？

这是 core_cm3.h 中的错误还是 gcc 在没有任何额外帮助的情况下应该正确运行的原因？

Answer 1

我用 gcc 4.5.2（用 LTO 构建）做了一些测试。如果我编译此代码：

static inline void __DMB(void) { asm volatile ("dmb"); }
static inline void __DMB2(void) { asm volatile ("dmb" ::: "memory"); }

char x;

char test1 (void)
{
  x = 15;
  return x;
}

char test2 (void)
{
  x = 15;
  __DMB();
  return x;
}

char test3 (void)
{
  x = 15;
  __DMB2();
  return x;
}

使用arm-none-eabi-gcc -Os -mcpu=cortex-m3 -mthumb -c dmb.c，然后从arm-none-eabi-objdump - d dmb.o 我明白了：

00000000 <test1>:
   0:   4b01        ldr r3, [pc, #4]    ; (8 <test1+0x8>)
   2:   200f        movs    r0, #15
   4:   7018        strb    r0, [r3, #0]
   6:   4770        bx  lr
   8:   00000000    .word   0x00000000

0000000c <test2>:
   c:   4b02        ldr r3, [pc, #8]    ; (18 <test2+0xc>)
   e:   200f        movs    r0, #15
  10:   7018        strb    r0, [r3, #0]
  12:   f3bf 8f5f   dmb sy
  16:   4770        bx  lr
  18:   00000000    .word   0x00000000

0000001c <test3>:
  1c:   4b03        ldr r3, [pc, #12]   ; (2c <test3+0x10>)
  1e:   220f        movs    r2, #15
  20:   701a        strb    r2, [r3, #0]
  22:   f3bf 8f5f   dmb sy
  26:   7818        ldrb    r0, [r3, #0]
  28:   4770        bx  lr
  2a:   bf00        nop
  2c:   00000000    .word   0x00000000

很明显 __DBM() 仅插入 dmb 指令，并且需要DMB2() 实际上强制编译器刷新寄存器中缓存的值。

我想我发现了 CMSIS 错误。

Answer 2

恕我直言，CMSIS 版本是正确的。

在没有 clobber 列表中内存的情况下注入屏障指令完全实现了它应该做的事情：

如果先前对“x”变量的写入被缓冲，那么它就会被提交。这是有用的，例如，如果您要将“x”地址作为 DMA 地址传递，或者如果您要设置 MPU。

它对返回“x”没有影响（即使你省略了内存屏障，你的程序也保证是正确的）。

另一方面，通过在 clobber 列表中插入内存，在前面的示例（DMA、MPU ..）等情况下不会产生任何影响。

后一种情况的唯一区别是，如果您有一个 ISR 在“strb”之后修改“x”的值，那么将返回的值是 ISR 修改的值，因为破坏导致编译器从内存中读取并再次注册。
但如果你想获得这个东西，那么你应该使用“易失性”变量。

换句话说：屏障强制缓存与内存提交，以保证与可能访问 RAM 内存的其他硬件资源的一致性，而破坏内存会导致编译器停止假设内存未更改并在本地寄存器中再次读取，这是另一个问题具有不同目的的东西（内存更改是否仍在缓存中或已提交到 RAM 上并不重要，因为最终的 asm 加载操作保证在这两种情况下都可以无障碍地工作）。