Mentor 中 FPGA 的关键路径
我正在与 Mentor FPGA 合作，使用模块件和 vhdl 进行 RTL 设计。现在我正在查看 Mentor Graphics Precision RTL 综合 GUI。有谁知道如何使用此工具获得关键路径？
I am working with Mentor FPGA doing RTL design with moduleware and vhdl. Right now I am looking at the Mentor Graphics Precision RTL synthesis GUI. Does anyone know how I can get a critical path using this tool?
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论
评论（1）
综合只是模糊地知道您的设计可能的物理布局。它可能知道什么是物理上不可能的以及目标架构和原语的性能边界，但仅此而已。只有在通过布局布线运行设计并运行工具的时序分析后，您才会获得有意义的关键路径。
Synthesis is only vaguely aware of the possible physical layout of your design. It may know what's not physically possible and the boundaries of performance of the target architecture and primitives, but not a whole lot more. You will only get a meaningful critical path(s) after you've run the design through place and route and run the tool's timing analysis.