如何动态重命名 makefile 中的目标文件

Question

我对 makefile 非常陌生。我之前做过的最复杂的任务是在已经设计的 makefile 中包含新的 .h 和 .cpp 或 .c。

我必须将项目的编译过程从 Visual Studio 移植到 gcc，并且已经有一个同事为此编写了解决方案，但他使用了 4 个 bash 脚本和一个 makefile 来编译该解决方案。

我没有这样做，而是寻找更容易维护的解决方案。我承认我的问题可能很愚蠢，但我无法在任何地方找到它，也无法正确理解它。

在下面的目标中：

$(OBJECTS): %.o: %.cpp 
    $(CC) $(CPPFLAGS) -c $< -o $@

我想测试正在创建的 .o 是否已经存在并将其重命名为其他名称。这是必要的，因为项目中存在多个同名但内容不同的源文件。

例如，如果当前正在编译的 .cpp 称为 file.cpp 并且将生成的对象是 file.o，则规则应测试 file.o 是否已存在并将当前 file.o 重命名为其他名称。

如果您知道任何解释此问题的好教程，请告诉我。我找到了很多示例，展示了如何对按该规则编译的当前文件进行测试，但没有一个示例会将对象重命名为 .o。

提前致谢，并对这里写的任何“愚蠢”表示歉意。 :-)

Answer 1

首先，我们对你表示深切的同情。

Make 并不是真正设计来处理这种歧义的，所以我们必须使用拼凑。您还没有说出要将文件重命名为什么，所以现在假设我们将 file.o 移动到 file_save.o。

# This tells Make that these are not real targets, so that it will
# proceed even if file.o already exists.
.PHONY: $(OBJECTS)

$(OBJECTS): %.o: %.cpp 
    # If file.o exists, move it to file_save.o
    @if [ -f $@ ]; then mv $@ $*_save.o; fi
    $(CC) $(CPPFLAGS) -c 
lt; -o $@

Answer 2

扩展我对问题的评论：

也许您应该考虑将对象文件放置在与源文件相同的目录层次结构中，以防止命名冲突。

这样src/network/client.cpp就被编译为build/obj/network/client.o。

我对 makefile 非常生疏，但我相信我通过执行以下操作解决了这个问题：

$SRC= src/network/client.cpp src/main.cpp .....
$OBJ= makefile_replace_function($SRC, .o)

$(OBJ) : $(SRC)
   compile_instructions

您必须将 makefile_replace_function 和 compile_instructions 替换为它们真正的等效项，因为我然后就忘记了......

我意识到这可能不是很有帮助，但至少这是一个值得考虑的想法。