verilog 中的日志值

Question

谁能告诉我如何计算设计文件中参数的对数值？

我遇到这样的情况，我有一个像这样的循环的生成：

parameter N=8;

genvar i,m;

generate
for(m=1;m<N;m=m*2)
begin :m_loop

    // I have an instance here
    // "in" is an input of N bits, "out" is an output N bits

    Inst u(in(i+log2(m)),in(i+1+log2(m)),out(i+log2(m)));     
end
endgenerate

有没有办法执行 log2(m)，其中 m 作为 2 的幂变化（2^0,2^1,2^2，直到否）？如果没有，

我正在考虑引入一个新变量，例如 m1，它是 0,1,2,...（即 log2(m)）。

在这种情况下，m1应该随着每m同时变化，即当m=1时，m1=0； m=2,m1=1;

m=4,m1=2; m=8,m1=3 等等。

Answer 1

考虑到这显然不是为了综合，并且 N 只有 8，你可以生成（使用一对嵌套的 for 循环）一个 2^N 值的数组，每个值包含逆对数 - 那么你可以索引到与“m”一起得到答案。

您甚至可以使用比 Verilog 更简单的语言生成表的源代码，然后加载它。

更新：

如果您只感兴趣，RAM DEPTH 的地址宽度也可能相关求 2 的精确幂的答案。

Answer 2

您想要的是对数底数 2 的上限。

如果您的模拟器支持 IEEE 1364-2005 或任何 IEEE 1800，则使用 $clog2。例如：

Inst u(in[i+$clog2(m)], in[i+1+$clog2(m)], out[i+$clog2(m)]);  

如果您仅限于 IEEE 1364-2001，则使用带有已知参数的“纯函数”作为输入来分配另一个参数。 “纯函数”被定义为仅由其输入计算输出的函数。以下是基于 IEEE 1800-2012 第 13.4.3 节。自 1364-2001 年以来的所有 Verilog (& SystemVerilog) 版本都使用相同的示例。 1800-2012 是唯一可以免费下载的版本来自 IEEE。

parameter ram_depth = 256;
parameter addr_width=clogb2(ram_depth); // width is 8
/* ... */
function integer clogb2(input [31:0] value);
  value = value -1;
  for(clogb2=0; value>0; clogb2=clogb2+1)
    value = value >> 1;
endfunction

相同的 clogb2() 函数应该适用于 genvar 类型。