C++0x并发同步，是需要的fence

Question

我最近问了一些有关原子和 C++0x 的问题，我想确保在转换任何代码之前我理解排序语义。假设我们有这个 0x 之前的代码：

atomic_int a = 0;
some_struct b;

Thread A:
b = something;
atomic_store_fence();
a = 1;

Thread B:
if( a == 1 )
{
  atomic_load_fence();
  proc(b);
}

使用您当前的编译器/平台为您提供的 atomic_int、atomic_store_fence 和 atomic_load_fence 。

在 C++0x 中，代码有几种可能的形式。两个明显的问题似乎是：

atomic<int> a = ATOMIC_VAR_INIT(0);
some_struct b;

Thread A:
b = something;
atomic_thread_fence( memory_order_release );
a.store( 1, memory_order_relaxed );

Thread B:
if( a.load( memory_order_relaxed ) == 1)
{
  atomic_thread_fence( memory_order_acquire );
  proc(b);
}

或者

Thread A:
b = something;
a.store( 1, memory_order_release );

Thread B:
if( a.load( memory_order_acquire ) == 1)
{
  proc(b);
}

我是否正确地读到原子存储释放/加载获取序列是一个与显式栅栏版本具有相同内存顺序含义的同步事件？也就是说，第二个版本正确吗？

如果正确，那么第二个发出的栅栏就超出了必要的范围：即使当 a != 1 时也是如此。标准第 29.8-3 节指出我可以混合和匹配原子和栅栏。那么下面的实现是正确合理的吗？

Thread A:
b = something;
a.store( 1, memory_order_release );

Thread B:
if( a.load( memory_order_relaxed ) == 1 )
{
  atomic_thread_fence( memory_order_acquire );
  proc(b);
}

Answer 1

是的，您的理解是正确的，是的，最终的列表是一个合理的实现。

请注意，ATOMIC_VAR_INIT 主要是为了与 C1X 兼容而提供的，在 C++0x 中你可以直接编写：

std::atomic<int> a(0);