如何在 Verilog 中拆分两位数

Question

我需要将两位数分开，以便可以单独显示它们。问题是 mod 只适用于 2 的幂的数字。这怎么办？

Answer 1

来自 http://www.edaboard.com/thread112872.html

很多综合工具不支持
整数除法/模数/余数
除非计算是微不足道的，
例如除以 2 的幂。如果
那么你的价值不是2的幂
你可能不走运。

也许你可以使用另一种方法
例如构建自己的数学模块，
或使用您的数学核心
软件的IP库。

或者也许你可以近似
除法乘以
分数 1/K 而不是除以 K。

如果两个操作数都很小，你可以
从 ROM 查找中获取结果
表。

Answer 2

如果这是一个简单的递增值，您应该考虑二进制编码十进制计数器。每个数字需要 4 位，但这使得与 7 段显示器的连接变得更加容易。

//BCD counter - I did not test this
reg [3:0] digit_one, digit_two;    
always @(posedge clk)
  begin : led_digits
  if(reset)
    begin
    digit_one <= 0;
    digit_two <= 0;
    end
  else if(increment)
    begin
    //BCD values wrap at 9 
    if(digit_one == 4'd9)
      digit_one <= 0;
    else
      digit_one <= digit_one + 1;

    //Carry when previous digit wraps
    if(digit_one == 4'd9)
      begin
      if(digit_two == 4'd9)
        digit_two <= 0;
      else
        digit_two <= digit_two + 1;
      end
    end
  end

如果您需要显示一些任意的十进制值，那么它会变得更加复杂。 GuanoLoco 的解决方案应该适用于 2 位数字输出。存在更有效的算法，但实现并不那么简单。

Answer 3

一个简单的强力解决方案是使用 if-else 块将您的数字与 10 的倍数进行比较。小于您的数字的最大十倍数是“十”位，差值是“个”位。

if (number >= 90) begin
    tens <= 9;
    ones <= number - 90;
end else if ...

也就是说，这是不可扩展的，并且巨大的 if-else 块通常不是好的做法。

Answer 4

相当令人困惑的问题。当你说“显示”时，我立即想到$display，因此建模和模拟。出于建模目的，模数没有 2 的幂限制。

但即使您指的是综合，一般而言，模数仅适用于 2 的幂也是不正确的。但是，这样做可能不是一个好主意，因为它在硬件上会非常昂贵。