为什么 Modelsim 10 不编译旧代码？

发布于 2024-10-14 21:19:19 字数 331 浏览 0 评论 0原文

我最近刚刚升级到 Modelsim 10，当我重新编译所有代码时，37 个代码中只编译了 30 个。那些无法编译的文件有一个常见错误，

No feasible entries for infix operator "&"

我只是包含了 std_logic 的包，将位更改为 std_logics，它神奇地解决了第一次重新编译时的问题（对我来说这是罕见的景象）。我的问题是为什么新编译器（如果它是新的）不接受 bit & ？无符号（N 降至 0）。是否是某种新标准迫使 HDL 编码人员使用更多抽象？我看到一个类似的问题解决了我的问题，但我想知道为什么编译突然不同。

原文

I just recently upgraded to Modelsim 10 and when I recompiled all my code, only 30 out of 37 compiled. Those that wouldn't compile had a common error

No feasible entries for infix operator "&"

I simply included the packages for std_logic, change bits to std_logics, and it magically fixes the problem on the first recompiling (a rare sight for me). My question is what is why did the new compiler (if it even is new) not accept bit & unsigned(N downto 0). Is it some kind of new standard to force HDL coders to use more abstraction? I saw a similar question which solved my problem, but I want to know why the compilation is suddenly different.

分享到QQ

分享到微博

如果你对这篇内容有疑问，欢迎到本站社区发帖提问参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。

发布评论

需要登录才能够评论，你可以免费注册一个本站的账号。

旧瑾黎汐 2024-10-21 21:19:19

您的新 ModelSim 是否使用不同的默认设置（例如 -2008 而不是 -87）？

回复收藏 0 原文

作业与我同在 2024-10-21 21:19:19

对于设置旧版本的VHDL，您应该在文件modelsim.ini中更改它（它有各种参数）：

[vcom]
; VHDL93 variable selects language version as the default. 
; Default is VHDL-2002.
; Value of 0 or 1987 for VHDL-1987.
; Value of 1 or 1993 for VHDL-1993.
; Default or value of 2 or 2002 for VHDL-2002.
; Value of 3 or 2008 for VHDL-2008
VHDL93 = ????

For set old version of VHDL, you should change it in file modelsim.ini (it has various parameter):

[vcom]
; VHDL93 variable selects language version as the default. 
; Default is VHDL-2002.
; Value of 0 or 1987 for VHDL-1987.
; Value of 1 or 1993 for VHDL-1993.
; Default or value of 2 or 2002 for VHDL-2002.
; Value of 3 or 2008 for VHDL-2008
VHDL93 = ????

回复收藏 0 原文

~没有更多了~