是否存在任何开源、完整的系统 verilog 语法？
是否有开源的系统 Verilog 语法？我正在寻找系统 Verilog，而不是简单的 Verilog 语法。
Are there any grammars for system Verilog that are open source? I'm looking for System Verilog, not plain Verilog grammars.
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论
评论（3）
Verilog-Perl 是开源的，并声称支持 SystemVerilog。您可以联系 Perl CPAN 作者，看看它是否涵盖了完整的语法（他的电子邮件地址列在 CPAN 页面上）。
Verilog-Perl is open source and claims to have SystemVerilog support. You could contact the Perl CPAN author to see if it covers the complete grammar (his email address is listed on the CPAN page).
没有（我看过）。事实上，很少有昂贵的商业工具完全支持 IEEE P1800。至少有 一家 公司销售解析器 API。
No(I have looked). In fact very few expensive commercial tools completely support IEEE P1800. There is at least one company that sells a parser API.
这是 ANTLR 语法中的 V2K 和 SV 解析器。
Here is a V2K and SV parser in ANTLR grammar.