解析 Makefile 通配符 % 内部 shell 函数

Question

在调用 shell 函数之前，make 似乎不会解析通配符 %，在这种情况下：

%.exe: $(shell cat %.txt)
    gcc $? -o $@

如果我在 shell 上键入此内容：

$ make test.exe

shell 抱怨它找不到“%.txt”，但我期待它找到“test.txt”。

有没有办法解决这个问题？

谢谢！

Answer 1

您可以使用GNU make的二次扩展功能：

$ cat Makefile
all : x.exe
.PHONY: all
.SECONDEXPANSION:
%.exe: $(shell cat $(basename $(@F)).txt)
    @echo "$@ depends on $^"

$ cat x.txt 
a
b
c

$ touch a b c

$ make
x.exe depends on a b c

Answer 2

使 foo.txt 以 Makefile 格式包含 foo.exe 的依赖项：

foo.exe: foo.o bar.o baz.o

然后在您的文件中使用 include 行Makefile：

include foo.txt

最后，更新您的模式规则：

%.exe:
    gcc -o $@ $^

Answer 3

我认为你正在尝试这样做：

.SUFFIXES: .exe .txt
.txt.exe:
        gcc $? -o $@

Answer 4

那么，从外部文件加载（动态生成的）依赖项的常用方法是使用 include。也就是说，您可以修复您的示例，您只需在 %.txt 文件生成期间添加目标即可。在 Makefile 中你可以这样写：

DEPS = $(OBJS:.o=.txt)

-include $(DEPS)

BTW，这些依赖文件通常使用的后缀是 %.d。

以下网站展示了一种将依赖项生成集成到 Makefile 中的智能方法。 即依赖项文件然后根据需要生成并更新。不需要“make deps”步骤或类似的东西。