or_reduce 功能
VHDL 中“or_reduce”函数的功能是什么？
what is the functionality of "or_reduce" function in VHDL ?
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
VHDL 中“or_reduce”函数的功能是什么？
what is the functionality of "or_reduce" function in VHDL ?
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
接受 或继续使用网站，即表示您同意使用 Cookies 和您的相关数据。
发布评论
评论（1）
疯狂斯科特说得很对。概要如下：
它接受一个 std_logic_vector 并返回使用 VHDL OR 运算符将所有位组合在一起的结果。因此，如果向量中有
X、Z、U等，您将获得其中“最强”的值。crazyscot is quite right. Here's a precis:
It takes a
std_logic_vectorand returns the result of using the VHDLORoperator to or all the bits together. So if there's aX,Z,Uetc in the vector, you'll get the "strongest" of these back.