Spartan-3E 上的随机数生成

发布于 2024-07-16 14:54:15 字数 76 浏览 8 评论 0 原文

我需要在 Spartan-3E FPGA 上为我的遗传算法生成伪随机数，并且我想在 verilog 中实现它：您能给我任何关于此的指示吗？

原文

分享到QQ

分享到微博

如果你对这篇内容有疑问，欢迎到本站社区发帖提问参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。

发布评论

需要登录才能够评论，你可以免费注册一个本站的账号。

不即不离 2024-07-23 14:54:15

当然，Adam 的随机生成器是不可合成的！您必须显式创建 LFSR。

以下示例可能会有所帮助。它是一个 8 位最大 LFSR

module lfsr(input clk, reset, en, output reg [7:0] q);
  always @(posedge clk or posedge reset) begin
    if (reset)
      q <= 8'd1; // can be anything except zero
    else if (en)
      q <= {q[6:0], q[7] ^ q[5] ^ q[4] ^ q[3]}; // polynomial for maximal LFSR
  end
endmodule;

Of course the random generator by Adam is not synthesizable! You have to explicitly create an LFSR.

Following example might help. It is an 8-bit maximal LFSR

module lfsr(input clk, reset, en, output reg [7:0] q);
  always @(posedge clk or posedge reset) begin
    if (reset)
      q <= 8'd1; // can be anything except zero
    else if (en)
      q <= {q[6:0], q[7] ^ q[5] ^ q[4] ^ q[3]}; // polynomial for maximal LFSR
  end
endmodule;

回复收藏 0 原文

悲欢浪云 2024-07-23 14:54:15

您已经得到了一些很好的答案，但我只想指出 FPGA 中 LFSR 的规范指南位于：

http://www.xilinx.com/support/documentation/application_notes/xapp052.pdf

它在某些地方有点 Xilinx 特定（这对您的 FPGA 来说没问题:)，但原理可以转让给其他人。

回复收藏 0 原文

风吹雪碎 2024-07-23 14:54:15

通常，您会使用 IEEE.math_real 统一函数

use IEEE.math_real.all;
procedure UNIFORM (variable Seed1,Seed2:inout integer; variable X:out real);

但是做一个对伪随机数生成器 (PRNG) 进行一点研究，您会发现许多简单的变体 LFSR< /a> 的 - 看起来与 CRC 生成器非常相似。

如果您想从现有的、工作的 PRNG 开始推出自己的资源，这里有一些资源：

http ://www.opencores.org/?do=project&who=systemc_rng

http://verificationguild.com/modules.php?name=Downloads&d_op=viewdownload&cid=3

这是一个 CRC VHDL 代码生成器：

http://www.easics.be/webtools/crctool

Typically you'd use the IEEE.math_real uniform function

use IEEE.math_real.all;
procedure UNIFORM (variable Seed1,Seed2:inout integer; variable X:out real);

But do a tiny bit a research on pseudo random number generators (PRNGs) and you'll find many variants that are simple LFSR's - which look remarkably similar to CRC generators.

Here are several resources if you want to roll your own starting from existing, working PRNGs:

http://www.opencores.org/?do=project&who=systemc_rng

http://verificationguild.com/modules.php?name=Downloads&d_op=viewdownload&cid=3

Here's a CRC VHDL code generator:

http://www.easics.be/webtools/crctool

回复收藏 0 原文