满足 FPGA 器件要求的最佳方法
在设计 FPGA 系统时，如何粗略估计给定任务所需的逻辑块数量？
任何人都对这些常见设备的期望有一个粗略的数量级？：
- 的UART
- 带有 CRC32
- 8 微核
数据包解帧器我已经看过 www.opencores.org，但是，他们没有给出每个项目的门数量级。
When designing FPGA systems how can I estimate roughly the number of logic blocks a given task would require?
Anyone have a rough order of magnitude on what I should expect for these comon devices?:
- UART
- packet deframer with CRC32
- 8 micro core
I've seen www.opencores.org, however, they are not giving a number of gates magnitude for each project.
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论
评论（4）
我建议您访问 Opencores.org，找到与您的设计类似的设计并对其进行综合。 我想说这是估计逻辑利用率的最准确方法。
I'd recommend going to Opencores.org, finding a design similar to yours and synthesizing it. I'd say that's the most accurate way to estimate logic utilization.
UART：3200 个门。
8 位 uC：10k 门。
检查 http://www.design-reuse.com/ 了解其他信息。
UART: 3200 gates.
8-bit uC: 10k gates.
Check http://www.design-reuse.com/ for others.
整个 Amiga 可以容纳 400k 个门，不包括 CPU。 请参阅 Minimig 项目，它是开源的，并且应该包含一些有用的参考文件。 网上还有一个 FPGA 68k 内核，您可以查看，由 tobiflex 编写。 另请查看 Commodore One 机器和 C64/CPC 内核（Z80、6845、SID、6502 等）以了解它们的比较情况。
An entire Amiga can fit in 400k gates, excluding CPU. See the Minimig project, it's opensource and should include some useful reference files. There's also an FPGA 68k core somewhere online that you can check, written by tobiflex. Also check out the commodore one machine and C64/CPC cores (Z80, 6845, SID, 6502, etc) to see how they compare.
我会避免使用 FPGA 进行门计数，这里有一些 4 输入查找表估计（我的大部分经验是使用 Xilinx，但对于 Altera 和其他公司来说是类似的）：
原始 UART 是几十个 LUT/ FF - 如果它有一个到微控制器的总线接口，那么它会更多（可能仍然小于 100），如果它有 16550 类型的 FIFO，那么它会更多（也许还有一些内存块）。
8 位微 - 在 Xilinx 中，请参阅 Picoblaze（113 个切片 - 每个切片有两个 LUT 和两个 FF，但并非每个切片都使用所有这些）
数据包解帧器 - 不知道 - 取决于成帧器规范 抱歉:)
I'd avoid gate counts with FPGAs, here's some 4-input look-up-table estimates (most of my experience is with Xilinx, but it'll be similar for Altera and others):
A raw UART is a few dozen LUT/FFs - if it has a bus interface to a micro, then it'll be more (likely <100 still) and if it has 16550-style FIFOs then even more (and maybe some ram blocks as well).
8-bit micro - in Xilinx, see Picoblaze (113 slices - each slice is two LUTs and two FFs, but not all of them are used in every slice)
Packet deframer - no idea - depends on the framer spec sorry :)