ARM 目标上 WinCE 6.0 的典型中断延迟是多少？
ARM 目标上 WinCE 6.0 的典型中断延迟是多少？
（只是寻找性能评估的大概值）
What is a typical interrupt latency for WinCE 6.0 on an ARM target?
(Just looking for a ballpark value for performance estimation)
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论
评论（1）
取决于处理器速度。 大多数情况下，ISR 为个位数到十微秒。 请参阅本文了解更深入的信息。 其覆盖范围高达 4.2。 5.0 的行为与 4.2 几乎相同。 我没有在相同场景中专门测试 6.0，但由于内核驱动程序现在不需要 thunk，因此 ISR 可能是相同的，并且 IST 可能要快得多。 用户模式驱动程序可能与较旧的 4.2/5.0 结果相匹配。
Depends on the processor speed. Single digit to low 10's of microseconds for the ISR in most cases. See this article for a bit more depth. It covers up to 4.2. 5.0 behaves pretty much identically to 4.2. I've not specifically tested 6.0 in the same scenario, but since kernel drivers now don't require a thunk, the ISR is likely the same and the IST is probably significantly quicker. A user-mode driver is likely to match the older 4.2/5.0 results.