如何在 USRP 上降低采样频率非常高的带宽

发布于 2024-07-05 14:21:27 字数 192 浏览 6 评论 0原文

我正在使用 USRP 和 DBSRX 子板。 我需要非常高的采样频率。 目前,USRP 可以给我 I、Q最大采样频率为64M/8,数据类型为 短,占用 2 个字节。

那么我可以减少输出数据的长度吗? 例如保存 data为char,占用1个字节,并将采样频率增加到 64M/4。 我可以这样做吗? 如何?

I am using USRP with DBSRX daughter board.
I need a very high sample frequency. Currently, the USRP can give me
maximum sample frequency of 64M/8 in I and Q, and the data type is
short, which takes 2 bytes.

So can I decrease the length of the output data? for example save the
data as char which takes 1 bytes, and increase the sample frequency to
64M/4.
Can I do this? and how?

如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。

扫码二维码加入Web技术交流群

发布评论

需要 登录 才能够评论, 你可以免费 注册 一个本站的账号。

评论(2

亢潮 2024-07-12 14:21:27

$ usrp_rx_cfile.py --help

查看 -8 选项,它可以让你得到 8 位 I & Q 并允许最小值
抽取因子为 4。

$ usrp_rx_cfile.py --help

See the -8 option which gets you 8-bit I & Q and allows a minimum
decimation factor of 4.

幸福丶如此 2024-07-12 14:21:27

您可以通过不同的方式执行此操作,其中一种是 user19899 解释的。 更“困难”的方法是修改USRP的FPGA代码,在UHD接口之前添加无损压缩。 在驱动程序方面,您必须在代码中添加一个额外的层以达到相反的目的。

我在另一个平台上做到了这一点,使用此解决方案我们节省了近 40% 的带宽。

You can do this in different ways, one is the was user19899 explained. The more 'difficult' way is to modify the FPGA code of the USRP and add a loss-less compression before the UHD interface. On the driver side, you must add an extra layer to your code to to the opposite.

I did that for another platform where we saved close to 40% bandwidth using this solution.

~没有更多了~
我们使用 Cookies 和其他技术来定制您的体验包括您的登录状态等。通过阅读我们的 隐私政策 了解更多相关信息。 单击 接受 或继续使用网站,即表示您同意使用 Cookies 和您的相关数据。
原文