VHDL硬件描述语言与数字逻辑电路设计
本来我并不想贴这个，因为现在的设计越来越多用verilog。
可是verilog太过于自由，有的时候出错别说新手，老手也一下子未必搞清楚问题出在哪里。
相对而言，VHDL却是语法非常严谨的语言，很适合新手来学，因为比较好控制，架构会很清晰。
一共10部分，全部下载即可解压
[ 本帖最后由 cjaizss 于 2007-9-3 10:59 编辑 ]
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论
评论（9）
这是第二部分。。。。。。。。。。。
第三部分。。。。。。。。。。。。。
第四部分。。。。。。。。。
第五部分。。。。。。。。。。
第六部分。。。。。。。。。
第七部分。。。。。。。。。。。。。。
第八部分。。。。。。。。。。。。。。。。。
第九部分。。。。。。。。。。。。。。。
第十部分，最后一部分。。。。。。。。