贴一个CPU的设计
About
The JAM CPU is a 32bit 5 stage pipelined RISC core with forwarding and hazard handling. Its basic design is derived from the DLX architecture (from the Patterson & Hennessy books). The JAM CPU core is implemented in VHDL and has been tested in an actual FPGA (the Xilinx Virtex I chip).
We have released the CPU core under the GNU Lesser General Public License (LGPL) in the hope that it will be useful for people studying VHDL or computer architecture.
Files
The full documentation ( .ps | .pdf )
The JAM CPU core!
Authors
The JAM CPU core is copyrighted (C) 2002 by
Anders Lindström
Johan E. Thelin
Michael Nordseth
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论
评论（9）
今天才发现这个好东东, 太棒了！
移植个super pi，跑跑看性能怎么样
这设计仅能胜任教学用途, 这也是作者的初衷
5级顺序流水线, 单发射, 不支持浮点运算... 还有人去指望功能性能啊
学习了.
很好，学习。
以下是关于这款CPU的说明。
好东西，狂顶。就是不知道这个cpu性能如何，能测试一下就好了。
收下拉...谢谢 了///