我快疯了....嵌入式复位电路设计
各位大牛:
我现在在做intel ixp425设计，芯片采用双电源供电，1.3V和3.3V，一般情况下，上电复位的RST信号,3.3V要迟于1.5V有效，他们至少相差10ns左右。。
所以能不能推荐一款延迟芯片或实现方法，使得3.3V的复位迟于1.5v的复位。
各位大牛,帮帮忙啊，一般是怎么实现的..我快疯了。.
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
发布评论
评论（6）
有具体的延迟电路的，我记得Howard Johnson的《高速数字设计》中提到。
见《高速数字设计》中文版142页，里面涉及到一个蛇形走线，可人为做出延迟。不知道那样的设计符不符合你的要求。
非常感谢楼上的朋友！
因为我设计的是低速度板，用走线的方式实现延迟，效果很不明显，不知道朋友知道不知道，有什么片子可以实现确定延迟的？
刚听到一个朋友说的，说是用一个或几个非门之类的电路接起来，具体延迟时间可以查一下芯片的datasheet。这种方法在低速的情况下应该可以的，如果有cpld的话，那在cpld里编程实现更好。而且10ns，时间太短了，见到的网上的延迟器件一般是以us为单位的 。
[ 本帖最后由 sep 于 2007-2-1 12:49 编辑 ]
非常感谢楼上的。。。我再试试。
这个不太懂，我想大于10ns的延迟一个阻容延迟加个整形电路也就可以了吧？用得着那么复杂？