cpu的两个问题

Question

cpu在cache中取指或取数时，若未命中，就会去读内存。请问读内存时，是只读需要的数据呢，还是和读磁盘一样也要进行预读？另外，586以上的cpu，其cache是不是采用哈佛结构，有代码和数据两个cache。谢谢

Answer 1

我记得cache的读取是按块读的，或者叫做cacheline吧。
ia32似乎是指令/数据cache分开的，不过不知道是不是叫做哈佛结构。

Answer 2

谢谢mingyanguo 兄。

[ 本帖最后由 gta 于 2007-1-26 10:07 编辑 ]

Answer 3

原帖由 gta 于 2007-1-26 10:00 发表于 3楼  
谢谢mingyanguo 兄。再问一下，pentium的cache line是多大呢

不客气。
这个大小我记不住，找找手册看看吧。
手头资料不方便。

Answer 4

AMD64 的 cache 是这样的：

Cache 的结构就像一个矩阵。
行为 set , 列为 way
一个 4 way 的 cache 组织中，一个 set 有 4 个 cache line 组成
每个 cache line 由 3 个部分组成： tag 域、data 域 和 other information 域
每个 cache line 为 64 bytes。

Answer 5

虚拟地址经过 MMU 处理后的物理地址，为分为三个部分。

index 域：得出 cache 的 set 值，如上图所求，从 index 得出 set 为 2
tag 域：物理地址的 tag 分别与 set 中的每个 way 的 cache line 的 tag 进行比较，直到匹配（hit）。在每个 way 进行搜索是通过一个 n:1 的乘法器得出每个 way 的地点。
offset 域：当 hit 时，通过 offset 域索引出 cache line 中 data 域的具体数据。

Answer 6

Intel 提供了4条 cache 预读指令：
prefetchnta、prefetcht0、prefetcht1 以及 prefetch2

AMD 增加了两条指令:
prefetch 和 prefetchw，这两条是 AMD 自已的 3D NOW 指令。

下面是示例代码：

c code:

1. #define num 65536
2. #define ARY_SIZE (num * 8)
4. double array_a[num]
5. double array_b[num]
6. double array_c[num]
8. int i;
9. for ( i = 0; i < num; i++) {
10.        array_a[i] = array_b[i] * array_c[i];
11. }

复制代码

汇编码：

1.      mov edx, (-num)                        ; Use biased index.
2.        mov eax, OFFSET array_a          ; Get address of array_a.
3.        mov ebx, OFFSET array_b          ; Get address of array_b.
4.        mov ecx, OFFSET array_c           ; Get address of array_c.
5. loop:
6.        prefetchw [eax+256]                 ; Four cache lines ahead                  
7.        prefetch [ebx+256]                    ; Four cache lines ahead
8.        prefetch [ecx+256]                     ; Four cache lines ahead
10.        fld QWORD PTR [ebx+edx*8+ARR_SIZE]                      ; b[i]
11.        fmul QWORD PTR [ecx+edx*8+ARR_SIZE]                    ; b[i] * c[i]
12.        fstp QWORD PTR [eax+edx*8+ARR_SIZE]                    ; a[i] = b[i] * c[i]
13.        fld QWORD PTR [ebx+edx*8+ARR_SIZE+8]                  ; b[i+1]
14.        fmul QWORD PTR [ecx+edx*8+ARR_SIZE+8]                ; b[i+1] * c[i+1]
15.        fstp QWORD PTR [eax+edx*8+ARR_SIZE+8]                ; a[i+1] = b[i+1] * c[i+1]
16.        fld QWORD PTR [ebx+edx*8+ARR_SIZE+16]                ; b[i+2]
17.        fmul QWORD PTR [ecx+edx*8+ARR_SIZE+16]              ; b[i+2]*c[i+2]
18.        fstp QWORD PTR [eax+edx*8+ARR_SIZE+16]              ; a[i+2] = [i+2] * c[i+2]
19.        fld QWORD PTR [ebx+edx*8+ARR_SIZE+24]                ; b[i+3]
20.        fmul QWORD PTR [ecx+edx*8+ARR_SIZE+24]              ; b[i+3] * c[i+3]
21.        fstp QWORD PTR [eax+edx*8+ARR_SIZE+24]              ; a[i+3] = b[i+3] * c[i+3]
22.        fld QWORD PTR [ebx+edx*8+ARR_SIZE+32]                ; b[i+4]
23.        fmul QWORD PTR [ecx+edx*8+ARR_SIZE+32]              ; b[i+4] * c[i+4]
24.        fstp QWORD PTR [eax+edx*8+ARR_SIZE+32]              ; a[i+4] = b[i+4] * c[i+4]
25.        fld QWORD PTR [ebx+edx*8+ARR_SIZE+40]                ; b[i+5]
26.        fmul QWORD PTR [ecx+edx*8+ARR_SIZE+40]              ; b[i+5] * c[i+5]
27.        fstp QWORD PTR [eax+edx*8+ARR_SIZE+40]              ; a[i+5] = b[i+5] * c[i+5]
28.        fld QWORD PTR [ebx+edx*8+ARR_SIZE+48]                ; b[i+6]
29.        fmul QWORD PTR [ecx+edx*8+ARR_SIZE+48]              ; b[i+6] * c[i+6]
30.        fstp QWORD PTR [eax+edx*8+ARR_SIZE+48]              ; a[i+6] = b[i+6] * c[i+6]
31.        fld QWORD PTR [ebx+edx*8+ARR_SIZE+56]                 ; b[i+7]
32.        fmul QWORD PTR [ecx+edx*8+ARR_SIZE+56]               ; b[i+7] * c[i+7]
33.        fstp QWORD PTR [eax+edx*8+ARR_SIZE+56]               ; a[i+7] = b[i+7] * c[i+7]
35.        add edx, 8                                                                      ; Compute next 8 products
36.        jnz loop                                                                          ; until none left.

复制代码

代码中将数据装载进 cache 的 4 个 set  
4 way 结构，每个 cache line 为 64 bytes,   4 * 64 byte 共 256 bytes。

[ 本帖最后由 mik 于 2007-1-27 12:11 编辑 ]