vhdl描述总线问题
小弟比较菜，请问用vhdl怎么描述总线啊，如果有三个模块，要把模块的输入输出连到数据缓冲器上，是不是要用总线啊？大家能不能给我个思路？谢谢
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
小弟比较菜，请问用vhdl怎么描述总线啊，如果有三个模块，要把模块的输入输出连到数据缓冲器上，是不是要用总线啊？大家能不能给我个思路？谢谢
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
接受 或继续使用网站，即表示您同意使用 Cookies 和您的相关数据。
发布评论
评论（4）
把3个模块的架构画出来，数据输入来源何处？数据输出输往何地？
总线不总线，是取决你是否连入总线
哦，不好意思，应该用的是赛灵的开发板，输入输出都在板上，三个模块都是八位的，通过地址信号选择，考虑到端口引脚不够，要复用，所以我想是不是能用一条总线把选择的模块输入输出在相同的引脚，用总线我的思路主要是在端口复用上~~
使用总线,闲时输出高阻信号,不会干扰强信号传递。
http://linux.chinaunix.net/bbs/thread-908001-1-5.html
哦，谢谢啦~~~~~