关于verilog实现的流水CPU
在网上找了一下，源码不好找，由于是刚刚接触FPGA，哪位大侠给点指点，谢谢！
[ 本帖最后由 dhclove 于 2009-12-14 15:31 编辑 ]
如果你对这篇内容有疑问，欢迎到本站社区发帖提问 参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
在网上找了一下，源码不好找，由于是刚刚接触FPGA，哪位大侠给点指点，谢谢！
[ 本帖最后由 dhclove 于 2009-12-14 15:31 编辑 ]
由于您还没有绑定你的真实邮箱，如果其他用户或者作者回复了您的评论，将不能在第一时间通知您！
接受 或继续使用网站，即表示您同意使用 Cookies 和您的相关数据。
发布评论
评论（8）
http://www.ipcore.cn/index.php?n ... wdownload&cid=5
Description: Gaisler Research provides the LEON processor, a 32-bit synthesisable processor core based on the SPARC V8 architecture. The core is highly configurable, and particularly suitable for system-on-a-chip (SOC) designs.
SPARC V8 architecture 指令为5级流水，这个实现不知道怎样，开源的，自己下。
不过是vhdl的
你可以去下一下openrisc
谢谢，不过vhdl的不行啊，能找到verilog的吗？谢谢！
open risc
verilog
说句题外话,我觉得找资料的能力是开发中最重要的能力,甚至比对基础知识的掌握更重要.
lz可以去下一个lattice mico32。内有针对lattice fpga的lm32 CPU，6级流水，也是verilog，是基于or1200改进的，还有很多其他的设备ipcore
[ 本帖最后由 readkernel 于 2009-12-14 14:00 编辑 ]
呵呵，说的对，不过我刚刚接触硬件，不知道有哪些不较好的网站或论坛。