Question

当多于一个同步驱动在相同的仿真时间被应用到相同的时钟控制块输出（或inout）的时候，SystemVerilog会检查被驱动值的冲突。当检测到冲突驱动的时候会发布一个运行时错误，并且每一个发生冲突的位都被驱动成X（对一个两态端口会被驱动成0）。

例如：

clocking pe @(posedge clk);
    output nibble; // 四位输出
endclocking

pe.nibble <= 4'b0101;
pe.nibble <= 4'b0011;

无论nibble使一个reg还是一个wire，被驱动的值都是4'b0xx1。

当相同的变量是来自多个时钟控制块的输出的时候，最后一个驱动确定变量的值。这就使得一个单一模块能够通过使用一个不同的时钟控制块来建模每一个活跃沿来对多速率器件（例如一个DDR存储器）建模。例如：

reg j;

clocking pe @(posedge clk);
    output j;
endclocking

clocking ne @(negedge clk);
    output j;
endclocking

变量j是使用不同的时钟控制事件（posedge和negedge）的时钟控制块的输出。当被驱动的时候，变量j的取值应该是被这两个时钟控制块赋值的最近的值。

驱动一个线网（也就是通过不同的端口）的时钟控制块会引起线网被驱动成它的被解析的信号值。当一个时钟控制块输出对应于一个线网的时候，会产生一个线网的驱动器，它在更新的时候就好像被一个来自时钟控制块内部的寄存器连续无阻塞赋值一样。