- 第一章 SystemVerilog导论
- 第二章 文本值
- 第三章 数据类型
- 第四章 数组
- 第五章 数据声明
- 第六章 属性
- 第七章 操作符与表达式
- 第八章 过程语句和控制流
- 第九章 进程
- 第十章 任务与函数
- 第十一章 类
- 第十二章 随机约束
- 第十三章 进程间的同步与通信
- 第十四章 调度语义
- 第十五章 时钟控制块
- 第十六章 程序块
- 第十七章 断言
- 第十八章 层次
- 第十九章 接口
- 第二十章 覆盖
- 第二十一章 参数
- 第二十二章 配置库
- 第二十三章 系统任务与系统函数
- 23.1 简介(一般信息)
- 23.2 确立时的typeof函数
- 23.3 typename函数
- 23.4 表达式尺寸系统函数
- 23.5 范围系统函数
- 23.6 Shortreal转换
- 23.7 数组查询系统函数
- 23.8 断言严重性系统任务
- 23.9 断言控制系统任务
- 23.10 断言系统函数
- 23.11 随机数系统函数
- 23.12 程序控制
- 23.13 覆盖系统函数
- 23.14 对Verilog-2001系统任务的增强
- 23.15 $readmemb与$readmemh
- 23.16 $writememb and $writememh
- 23.17 File format considerations for multi-dimensional unpacked arrays
- 23.18 System task arguments for multi-dimensional unpacked arrays
- 第二十四章 VCD数据
- 第二十五章 编译器指令
- 第二十六章 考虑从SystemVerilog中删除的功能
- 第二十七章 直接编程接口(DPI)
- 27.1 概述
- 27.2 Two layers of the DPI
- 27.3 Global name space of imported and exported functions
- 27.4 导入的任务和函数
- 27.5 Calling imported functions
- 27.6 Exported functions
- 27.7 Exported tasks
- 27.8 Disabling DPI tasks and functions
- 第二十八章 SystemVerilog断言API
- 第二十九章 SystemVerilog覆盖API
- 29.1 需求
- 29.2 SystemVerilog real-time coverage access
- 29.3 FSM recognition
- 29.3.1 Specifying the signal that holds the current state
- 29.3.2 Specifying the part-select that holds the current state
- 29.3.3 Specifying the concatenation that holds the current state
- 29.3.4 Specifying the signal that holds the next state
- 29.3.5 Specifying the current and next state signals in the same declaration
- 29.3.6 Specifying the possible states of the FSM
- 29.3.7 Pragmas in one-line comments
- 29.3.8 Example
- 29.4 VPI coverage extensions
- 第三十章 SystemVerilog数据读API
- 30.1 简介(一般信息)
- 30.2 需求
- 30.3 Extensions to VPI enumerations
- 30.4 VPI object type additions
- 30.5 Object model diagrams
- 30.6 Usage extensions to VPI routines
- 30.7 VPI routines added in SystemVerilog
- 30.8 Reading data
- 30.9 Optionally unloading the data
- 30.10 Reading data from multiple databases and/or different read library providers
- 30.11 VPI routines extended in SystemVerilog
- 30.12 VPI routines added in SystemVerilog
- 30.12.1 VPI reader routines
- 第三十一章 SystemVerilog VPI Object Model
- 31.1 简介(一般信息)
- 31.2 Instance
- 31.3 Interface
- 31.4 Program
- 31.5 Module (supersedes IEEE 1364-2001 26.6.1)
- 31.6 Modport
- 31.7 Interface tf decl
- 31.8 Ports (supersedes IEEE 1364-2001 26.6.5)
- 31.9 Ref Obj
- 31.9.1 Examples
- 31.10 Variables (supersedes IEEE 1364-2001 section 26.6.8)
- 31.11 Var Select (supersedes IEEE 1364-2001 26.6.8)
- 31.12 Typespec
- 31.13 Variable Drivers and Loads (supersedes IEEE 1364-2001 26.6.23)
- 31.14 Instance Arrays (supersedes IEEE 1364-2001 26.6.2)
- 31.15 Scope (supersedes IEEE 1364-2001 26.6.3)
- 31.16 IO Declaration (supersedes IEEE 1364-2001 26.6.4)
- 31.17 Clocking Block
- 31.18 Class Object Definition
- 31.19 Constraint, constraint ordering, distribution,
- 31.20 Constraint expression
- 31.21 Class Variables
- 31.22 Structure/Union
- 31.23 Named Events (supersedes IEEE 1364-2001 26.6.11)
- 31.24 Task, Function Declaration (supersedes IEEE 1364-2001 26.6.18)
- 31.25 Alias Statement
- 31.25.1 Examples
- 31.26 Frames (supersedes IEEE 1364-2001 26.6.20)
- 31.27 Threads
- 31.28 tf call (supersedes IEEE 1364-2001 26.6.19)
- 31.29 Module path, path term (supersedes IEEE 1364-2001 26.6.15)
- 31.30 Concurrent assertions
- 31.31 Property Decl
- 31.32 Property Specification
- 31.33 Multiclock Sequence Expression
- 31.34 Sequence Declaration
- 31.35 Sequence Expression
- 31.36 Attribute (supersedes IEEE 1364-2001 26.6.42)
- 31.37 Atomic Statement (supersedes IEEE 1364-2001 26.6.27)
- 31.38 If, if else, return, case, do while (supersedes IEEE 1364-2001 26.6.35, 26.6.36)
- 31.39 waits, disables, expect, foreach (supersedes IEEE 1364 26.6.38)
- 31.40 Simple expressions (supersedes IEEE 1364-2001 26.6.25)
- 31.41 Expressions (supersedes IEEE 1364-2001 26.6.26)
- 31.42 Event control (supersedes IEEE 1364-2001 26.6.30)
- 31.43 Event stmt (supersedes IEEE 1364-2001 26.6.27)
- 31.44 Process (supersedes IEEE 1364-2001 26.6.27)
- 31.45 Assignment (supersedes IEEE 1364-2001 26.6.28)
- 附录A 形式语法
- A.1 源文本
- A.2 声明
- A.3 Primitive instances
- A.4 Module, interface and generated instantiation
- A.5 UDP declaration and instantiation
- A.6 Behavioral statements
- A.6.1 Continuous assignment and net alias statements
- A.6.2 Procedural blocks and assignments
- A.6.3 Parallel and sequential blocks
- A.6.4 Statements
- A.6.5 Timing control statements
- A.6.6 Conditional statements
- A.6.7 Case statements
- A.6.8 Looping statements
- A.6.9 Subroutine call statements
- A.6.10 Assertion statements
- A.6.11 Clocking block
- A.6.12 Randsequence
- A.7 Specify section
- A.8 Expressions
- A.9 General
- A.10 Footnotes (normative)
- 附录B 关键字
- 附录C 标准包
- 附录D 链表
- 附录E DPI C-layer
- E.1 概述
- E.2 Naming conventions
- E.3 Portability
- E.4 Include files
- E.5 Semantic constraints
- E.6 Data types
- E.7 Argument passing modes
- E.8 Context tasks and functions
- E.9 Include files
- E.10 Arrays
- E.11 Open arrays
- E.11.1 Actual ranges
- E.11.2 Array querying functions
- E.11.3 Access functions
- E.11.4 Access to the actual representation
- E.11.5 Access to elements via canonical representation
- E.11.6 Access to scalar elements (bit and logic)
- E.11.7 Access to array elements of other types
- E.11.8 Example 4— two-dimensional open array
- E.11.9 Example 5 — open array
- E.11.10 Example 6 — access to packed arrays
- E.11.11 Example 7 — binary compatible calls of exported functions
- 附录F 包含文件
- 附录G 包含外部语言代码
- 附录H 并发断言的形式语义
- 附录I svvpiuser.h
- 附录J 术语表
- 附录K 参考书目
- 其他
3.16 位流强制类型转换
强制类型转换还可以应用于非压缩数组以及非压缩结构体。这样就使得通过显式强制类型转换在位流类型之间自由地转换成为可能。可以压缩成一个位流的类型称为位流类型。位流类型包含下列的类型:
- 任何integral、压缩、或字符串类型
- 非压缩数组、结构体、或上述类型的类
- 任何上述类型的动态尺寸数组(动态的、联合的、或队列)
这个定义是递归的,例如,一个包含int队列的结构体是一个位流类型。
假定A具有source_t的位流类型,B具有dest_t的位流类型,那么我们可以使用显式强制类型转换将A转换到B:
B = dest_t'(A);
从source_t类型的A转换到dest_t类型的B以下面两个步骤执行:
- 从source_t转换到一个通用的压缩值,这个压缩值与source_t具有相同的位数目。如果source_t包含任何四态数据,那么整个压缩值是四态的,否则它就是两态的。
- 从通用的压缩值转换到dest_t。如果通用的压缩值是四态类型并且dest_t的部分值是两态的,那么对这些两态类型的赋值被强制转换成两态的。
当一个动态数组、队列、或字符串被转换成压缩表示方式的时候,在索引0处的元素占据最高有效位。当一个联合数组被转换成压缩表示方式的时候,那么按索引顺序排列的第一个索引元素占据最高有效位。
无论是source_t还是dest_t都可以在任何位置包含一个或多个动态尺寸的数据(例如,一个包含紧跟着一个字节对列的动态数组的结构体)。如果源类型source_t包含了动态尺寸的变量,那么它们全部包含在位流当中。如果目的类型dest_t包含了许多动态尺寸类型,那么整个转换过程是很庞大的:计算source_t的尺寸,减去目的类型中具有固定尺寸的数据的尺寸,接着将目的类型中第一个动态尺寸元素的尺寸调整到剩余的尺寸;任何剩余的动态尺寸元素均被留空。
为了实现位流强制类型转换,一个字符串被认为是动态的字节数组。
无论目的类型是否只包含固定尺寸的元素还是包含了动态尺寸的元素,数据都会以从左到右的顺序提取到目的类型。因此,从一个压缩表示方式的中间部分提取数据来填充一个动态尺寸的元素是合法的。
如果source_t和dest_t都是固定尺寸的非压缩类型,但它们具有不同的尺寸,那么强制类型转换会产生一个编译时错误。如果source_t和dest_t包含了动态尺寸类型,那么只要能够确定它们在尺寸上的不匹配,它们在尺寸上的不一致就会产生一个编译时错误或运行时错误。例如:
// 从24位结构体转换成int(32位)是不合法的,- 编译时错误 struct { bit[7:0] a; shortint b; } a; int b = int'(a); // 从20位结构体转换到int(32位)是不合法的 - 运行时错误 struct { bit a[$]; shortint b; } a = {{1,2,3,4}, 67}; int b = int'(a); // 从int(32位)转换到dest_t结构体(25位或33位)是不合法的 // 编译时错误 typedef struct { byte a[$]; bit b; } dest_t; int a; dest_t b = dest_t'(a);
位流强制类型转换可以用来在不同的集合类型间转换,例如两个结构体类型,或者一个结构体与一个数组或队列类型之间。对于在串行通信流上传输包数据的建模,这种转换非常有用:
typedef struct { shortint address; reg [3:0] code; byte command [2]; } Control; typedef bit Bits [36:1]; Control p; Bits stream[$]; p = ... // 初始化Control包 stream = {stream, Bits'(p)} // 将包附加到非压缩位队列 Control q; q = Control'(stream[0]); // 将位流转换回一个Contorl包 stream = stream[1:$]; // 从流中删除包
下面的例子使用位流强制类型转换来建模在字节流上传输数据包:
typedef struct { byte length; shortint address; byte payload[]; byte chksum; } Packet;
上面的类型定义了一个普通的数据包,它的净荷的尺寸存储在length域。下面的函数随机地初始化包并产生校验和。
function Packet genPkt(); Packet p; void'(randomize(p.address, p.length, p.payload) with {p.length>1 && p.payload.size == p.length}); p.chksum = p.payload.xor(); return p; endfunction
字节流使用一个队列建模,一个位流强制类型转换被用来在流上发送包。
typedef byte channel_type[$]; channel_type channel; channel = {channel, channel_type'(genPkt())};
下面的代码用来接收包。
Packet p; int size; size = channel[0] + 4; p = Packet'(channel[0:size-1]); // 将流转换成包 channel = channel[size, $]; // 从流中删除包
如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱,如果其他用户或者作者回复了您的评论,将不能在第一时间通知您!
发布评论