Question

一个符合规定的SystemVerilog仿真器必须维护某种形式的数据结构，随着仿真时间的继续，这个数据结构允许事件被动态地调度、执行和删除。这个数据结构通常被实现成一组时间排序的链表，它们一个定义明确的方式被划分和细分。

第一个分割根据时间进行。每一个事件都具有唯一的一个执行时间，在仿真期间的人以给定时间点上它可以是当前时间或某个未来的时间。在一个特定时间上的所有被调度的事件定义了一个时隙。通过在移动到下一个非空时隙之前执行和删除当前仿真时隙中的所有事件，仿真能够按时间顺序执行。这个过程保证了仿真器在时间上永远不会回退。

一个时隙被划分成一组有序的区域：

1. Preponed
2. Pre-active
3. Active
4. Inactive
5. Pre-NBA
6. NBA
7. Post-NBA
8. Observed
9. Post-observed
10. Reactive
11. Postponed

将一个时隙划分成这些有序区域的目的是提供设计和测试平台代码间的可预测的交互作用。

除了Observed和Reactive区域以及Post-observed PLI区域外，这些区域本质上包含了Verilog 1364-2001标准仿真参考模型，并具有完全相同的确定层次。这就意味着合法的Verilog代码能够在新的机制下无需修改就可以正确地运行。Postponed区域是监视信号和其它类似事件的区域。一旦到达Postponded区域后，在这个时隙中不允许有新的值变化。

在SystemVerilog 3.1标准中，Observed和Reactive区域是新的区域，并且只有来自新的语言结构的事件才能被调度进这些新的区域。

当特性表达式被触发的时候，Observed区域用来计算这些特性表达式。这个确定性的一个标准就是特性计算在任意时钟触发时隙中只能发生一次。在特性计算期间，通过/失败代码应该在当前时隙的Reactive区域被调度。

特性表达式被采样数据的采样时间在时钟控制块中控制。新的#1step采样延时提供了在进入当前时隙之前立即采样数据的能力，并且相对于其它等价结构来说它是一个首选的结构，因为它使得1step的时间延时能够被参数化。这个#1step结构是一个卓有成效的机制，它提供了一个方法来定义采样发生的时间，并且不要求一个事件在前一个时隙中被产生。从概念上讲，这个#1step采样与在当前时隙的Preponed区域发生的数据采样相同。

在程序块、以及来自特性表达式通过/失败代码中说明的代码在Reactive区域被调度。

Pre-active、Pre-NBA和Post-NBA在SystemVerilog 3.1中是新的区域，但它们支持现存的PLI回调。Post-observed区域在SystemVerilog 3.1中是新的区域并且已经为支持PLI而加入。

Pre-active区域专用于一个PLI回调控制点，它使得用户代码能够在Active区域中的事件被计算（参见14.4节）之前读取和写入值以及产生事件。

Pre-NBA区域专用于一个PLI回调控制点，它使得用户代码能够在NBA区域中的事件被计算（参见14.4节）之前读取和写入值以及产生事件。

Post-NBA区域专用于一个PLI回调控制点，它使得用户代码能够在NBA区域中的事件被计算（参见14.4节）后读取和写入值以及产生事件。

Post-observed区域专用于一个PLI回调控制点，它使得用户代码能够在特性被计算（在Observed或较早的区域）后读取值。

事件区域的执行流程在图14-1中描述。

图14-1 — 时隙和事件区域的SystemVerilog流程

Active、Inactive、Pre-NBA、NBA、Post-NBA、Observed、Postobserved和Reactive区域被称为迭代区域。

Preponed区域专用于一个PLI回调控制点上，它使得用户代码在任何线网或变量改变状态之前访问当前时隙上的数据。

Active区域保留当前被计算的事件并且可以以任意顺序处理。

Inactive区域保留将要在所有激活事件被处理后被计算的事件。

一个显式的#0延时要求进程被挂起并且将一个事件调度到当前时隙的Inactive区域，这样这个进程能够在下一个inactive到active的迭代中继续。

一个无阻塞赋值在NBA区域中产生一个事件，这个事件在当前或一个较迟的仿真时间中被调度。

Postponed区域专用于一个PLI回调控制点，它使得用户代码被挂起直到所有的Active、Inactive和NBA区域完成。在这个区域中，向任何线网或变量写入值，或者在当前时隙中任何以前的区域中调度一个事件都是非法的。