Question

Verilog-2001具有定义了静态进程的always和initial块。

在一个用来建模组合逻辑的always块中，如果忘记了else语句会产生一个不期望的锁存器。为了避免这个错误，SystemVerilog加入了专门的always_comb和always_latch块，它向仿真、综合和形式验证工具指明设计意图。SystemVerilog还加入了一个always_ff块来指示时序逻辑。

在系统建模过程中，Verilog的一个主要限制是缺乏动态创建进程的能力，这种能力在操作系统中经常出现。虽然Verilog具有fork...jion结构，但它仍然被限制成静态的。

SystemVerilog既具有由always、initial或fork引入的静态进程，也具有由fork...join_any和fork...join_none引入的动态进程。

SystemVerilog为每一个initial或always块、fork...join块中的每一条并行语句以及为每一个动态进程均创建了一个执行线程。每一条连续赋值语句也被认为是它自己的线程。

SystemVerilog 3.1通过增强fork...join结构加入了动态进程的能力，这种方式对于Verilog用户来说是非常自然的。SystemVerilog 3.1还引入了动态进程控制结构，它能够使用动态、父子关系来中止或等待进程。它们是wait fork和disable fork。