Question

SystemVerilog允许任务和函数的参数通过名字或位置进行传递。这就允许指定非连续的缺省参数，并能够方便地指定调用中传递的参数。例如：

function int fun(int j=1, string s="no");
    ...
endfunction

fun函数可以用如下方式调用：

fun(.j(2), .s("yes")); // fun(2, "yes");
fun(.s("yes"));        // fun(1, "yes");
fun(, "yes");          // fun(1, "yes");
fun(.j(2));            // fun(2, "no");
fun(.s("yes"), .j(2)); // fun(2 , "yes");
fun(.s(), .j());       // fun(1 , "no");
fun(2);                // fun(2, "no");
fun();                 // fun(1, "no");

如果自变量具有缺省值，那么它们当作模块实例的参数一样地对待。如果自变量没有缺省值，那么它们必须被指定一个值，否则编译器应该发布一个错误。

如果在一个子例程的调用中既使用了通过位置传递又使用了通过名字传递，那么所有位置自变量必须在命名自变量的前面。下面，使用上面相同的例子：

fun(.s("yes"), 2); // 非法
fun(2, .s("yes")); // 正确