返回介绍

10.1 简介(一般信息)

发布于 2020-09-09 22:55:48 字数 452 浏览 1109 评论 0 收藏 0

Verilog-2001具有静态和自动的任务和函数。在一个模块实例中,会为一个任务或函数的所有调用分配相同的存储空间。自动的任务和函数则为每一个实例分配唯一的、栈式存储空间。

SystemVerilog加入了在静态任务和函数中声明自动变量以及在自动任务和函数中声明静态变量的能力。

SystemVerilog还加入了:

  • 为声明任务和函数端口提供了更多的能力
  • 函数和输出和双向端口
  • void函数
  • 无需一个begin...end块或fork...jion块就可以在一个任务或函数中使用多条语句的能力
  • 在到达任务或函数的结尾之前从任务或函数返回的能力
  • 通过引用而不是值来传递参数的能力
  • 根据名字而不是位置来传递参数值得能力
  • 缺省的参数值
  • 通过直接编程接口(DPI)导入和导出函数的能力

如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。

扫码二维码加入Web技术交流群

发布评论

需要 登录 才能够评论, 你可以免费 注册 一个本站的账号。
列表为空,暂无数据
    我们使用 Cookies 和其他技术来定制您的体验包括您的登录状态等。通过阅读我们的 隐私政策 了解更多相关信息。 单击 接受 或继续使用网站,即表示您同意使用 Cookies 和您的相关数据。
    原文